[发明专利]低噪声低参考毛刺的倍频延迟锁定环

权利要求书

1.一种延迟锁定环DLL电路，包括：

相位检测器，所述相位检测器包括用于接收第一信号的第一输入、用于接收第二信号的第二输入、第一输出、以及第二输出，

其中所述相位检测器：

将所述第一信号与所述第二信号作比较，以及

响应于将所述第一信号与所述第二信号作比较：

在所述第一输出上生成第一控制信号，以及

在所述第二输出上生成第二控制信号；

电荷泵，所述电荷泵耦合至所述相位检测器以：

从所述相位检测器接收所述第一控制信号和所述第二控制信号，

以及

响应于接收到所述第一控制信号和所述第二控制信号来生成电压；以及

耦合至所述电荷泵的压控振荡器VCO，所述压控振荡器包括用于接收输入振荡信号的第一输入和用于接收所述电压的第二输入，其中所述VCO生成输出振荡信号、所述第一信号和所述第二信号，其中所述VCO包括：

振荡器电路，所述振荡器电路响应于所述电压来生成所述输出振荡信号；

同步逻辑，所述同步逻辑响应于同步信号来将所述输出振荡信号的相位与所述输入振荡信号的相位对准；以及

耦合至所述振荡器电路和所述同步逻辑的控制电路，所述控制电路响应于检测到所述输出振荡信号的预定数目个循环来断言所述同步信号。

2.如权利要求1所述的DLL电路，其特征在于，进一步包括：

耦合至所述电荷泵的输出的环路滤波器，其中所述电荷泵生成所述电压包括：

所述电荷泵生成到所述电荷泵的所述输出的电荷，并且

所述环路滤波器响应于从所述电荷泵接收所述电荷而生成所述电压。

3.如权利要求1所述的DLL电路，其特征在于，所述VCO提供与所述输出振荡信号的周期对应的延迟周期。

4.如权利要求1所述的DLL电路，其特征在于，所述相位检测器响应于由所述VCO生成的所述第一信号的相位和所述第二信号的相位之间的比较来选择性地断言所述第一控制信号和所述第二控制信号。

5.如权利要求1所述的DLL电路，其特征在于，所述输出振荡信号的频率是所述输入振荡信号的频率的整数倍。

6.如权利要求1所述的DLL电路，其特征在于，所述VCO的所述振荡器电路包括：

锁存器，所述锁存器包括第一输入、第二输入、第一输出以及第二输出；

耦合在所述锁存器的第一输出和所述锁存器的第一输入之间的第一延迟元件；以及

耦合在所述锁存器的第二输出和所述锁存器的第二输入之间的第二延迟元件。

7.如权利要求6所述的DLL电路，其特征在于，所述第一延迟元件和所述第二延迟元件之一是能响应于所述电压来编程的可编程延迟元件。

8.如权利要求7所述的DLL电路，其特征在于，所述可编程延迟元件包括：

可配置的充电电路，所述可配置的充电电路响应于一个或多个第一启用信号来调整提供给充电节点的充电电流；以及

可配置的电容器，所述可配置的电容器响应于一个或多个第二启用信号来调整耦合至所述充电节点的电容。

9.如权利要求6所述的DLL电路，其特征在于，所述同步逻辑包括：

复用器MUX，所述复用器包括用于从所述锁存器的所述第一输出接收内部振荡信号的第一输入、用于接收所述输入振荡信号的第二输入、用于提供所述输出振荡信号的输出、以及用于接收所述同步信号的控制端。

10.如权利要求9所述的DLL电路，其特征在于，所述同步逻辑进一步包括：

第一逻辑门，所述第一逻辑门包括用于接收所述内部振荡信号和所述同步信号的输入，并且包括用于生成所述第一信号的输出；以及

第二逻辑门，所述第二逻辑门包括用于接收所述输入振荡信号和所述同步信号的输入，并且包括用于生成所述第二信号的输出。