[发明专利]多核心处理系统中的高速缓冲存储器数据迁移

权利要求书

1.一种在两个高速缓冲存储器之间传递数据的方法，其包括：

使用在第一处理器与第二处理器之间发送的第一消息起始与所述第一处理器相关联的第一高速缓冲存储器及与所述第二处理器相关联的第二高速缓冲存储器之间的数据的传递，其中所述第一处理器和所述第二处理器是不同类型；

响应于所述第一消息而将所述数据从所述第一高速缓冲存储器直接传递到所述第二高速缓冲存储器；及

将指示所述数据传递完成的第二消息从所述第二处理器发送到所述第一处理器。

2.根据权利要求1所述的方法，其中起始所述传递包括：

将指示数据可用于从所述第一高速缓冲存储器传递的所述第一消息从所述第一处理器发送到所述第二处理器；及

从所述第二处理器请求所述数据从所述第一高速缓冲存储器到所述第二高速缓冲存储器的数据传递。

3.根据权利要求2所述的方法，其进一步包括：

响应于所述第二消息而清除来自所述第一高速缓冲存储器的所述数据。

4.根据权利要求1所述的方法，其中起始所述传递包括：

使用所述第一消息从所述第二处理器请求所述数据从所述第一高速缓冲存储器到所述第二高速缓冲存储器的数据传递。

5.根据权利要求1所述的方法，其中所述第一高速缓冲存储器的至少一个分区经配置成用于所述第二高速缓冲存储器的紧密耦合存储器。

6.根据权利要求1所述的方法，其中所述第一处理器及所述第二处理器形成异构多核心系统。

7.根据权利要求6所述的方法，其中所述第一处理器是中央处理单元CPU且其中所述第二处理器是图形处理单元GPU。

8.根据权利要求6所述的方法，其中所述第一处理器是图形处理单元GPU且其中所述第二处理器是中央处理单元CPU。

9.根据权利要求6所述的方法，其中所述第一处理器是中央处理单元CPU且所述第二处理器是数字信号处理器DSP。

10.根据权利要求6所述的方法，其中所述异构多核心系统处于移动装置中。

11.一种经配置以在两个高速缓冲存储器之间传递数据的设备，其包括：

第一处理器；

与所述第一处理器相关联的第一高速缓冲存储器；

第二处理器，其中所述第一处理器和所述第二处理器是不同类型；及

与所述第二处理器相关联的第二高速缓冲存储器，

其中所述第一高速缓冲存储器包含经配置成用于所述第二高速缓冲存储器的紧密耦合存储器的至少一个分区，且

其中所述第一处理器及所述第二处理器经配置以通过使用在所述第一处理器与所述第二处理器之间发送的第一消息起始所述传递而将数据从所述第一高速缓冲存储器直接传递到所述第二高速缓冲存储器。

12.根据权利要求11所述的设备，

其中所述第一处理器经配置以将指示所述数据可用于从所述第一高速缓冲存储器传递的所述第一消息发送到所述第二处理器；

其中所述第二处理器经配置以请求所述数据从所述第一高速缓冲存储器到与所述第二处理器相关联的第二高速缓冲存储器的数据传递；

其中所述第一处理器进一步经配置以响应于所述请求而将所述数据从所述第一高速缓冲存储器传递到所述第二高速缓冲存储器；且

其中所述第二处理器进一步经配置以将指示数据填充完成的第二消息发送到所述第一处理器。

13.根据权利要求12所述的设备，其中所述第一处理器经配置以响应于所述第二消息而清除来自所述第一高速缓冲存储器的所述数据。

14.根据权利要求11所述的设备，其中所述第一处理器及所述第二处理器形成异构多核心系统。

15.根据权利要求14所述的设备，其中所述第一处理器是中央处理单元CPU且其中所述第二处理器是图形处理单元GPU。

16.根据权利要求14所述的设备，其中所述第一处理器是图形处理单元GPU且其中所述第二处理器是中央处理单元CPU。

17.根据权利要求14所述的设备，其中所述第一处理器是中央处理单元CPU且所述第二处理器是数字信号处理器DSP。