[发明专利]多核心处理系统中的高速缓冲存储器数据迁移有效
申请号: | 201380039878.X | 申请日: | 2013-07-01 |
公开(公告)号: | CN104508638B | 公开(公告)日: | 2018-01-12 |
发明(设计)人: | 梁坚;沈剑 | 申请(专利权)人: | 高通股份有限公司 |
主分类号: | G06F12/0806 | 分类号: | G06F12/0806;G06F12/0893 |
代理公司: | 北京律盟知识产权代理有限责任公司11287 | 代理人: | 宋献涛 |
地址: | 美国加利*** | 国省代码: | 暂无信息 |
权利要求书: | 查看更多 | 说明书: | 查看更多 |
摘要: | |||
搜索关键词: | 多核 处理 系统 中的 高速 缓冲存储器 数据 迁移 | ||
技术领域
本发明涉及用于高速缓冲存储器数据迁移的技术,且更具体来说涉及用于在多核心处理系统中的高速缓冲存储器之间传递数据的技术及系统。
背景技术
异构多核心系统是含有两种或更多种类型的处理器的处理系统。举例来说,异构多核心系统可包含中央处理单元(CPU)、图形处理单元(GPU)、数字信号处理器(DSP)或其它类型的处理核心中的两者或更多者。在此类系统中,每一处理器可具有其自身的用于存储频繁使用的数据的本地高速缓冲存储器。另外,给定处理器可具有多个并联核心。
在一些情况下,需要与一种类型的处理器共享由另一种类型的处理器在其本地高速缓冲存储器中使用的数据。在此些情况下,数据交递技术可用于传递数据。一种此类数据交递技术涉及从一个处理器的本地高速缓冲存储器冲洗数据且将所述数据传递到系统存储器。第二处理器可随后将数据从系统存储器复制到其本地高速缓冲存储器中。
作为另一实例,某一技术可利用高速缓冲存储器相干机制以处置处理核心之间的数据传递。一种高速缓冲存储器相干机制跟踪允许什么处理核心存取存储于中心系统存储器中的特定数据且将所述数据复制到它们的本地高速缓冲存储器。此机制确保由许多不同处理核心频繁使用的数据的完整性。然而,此类系统常常非常复杂且可涉及在存取数据时的不合意的等待时间。
上文所描述的两种技术需要相当大的性能及电力资源。此导致具有有限电力及性能潜能的装置(例如,无线装置)的显著缺点。
发明内容
一般来说,本发明描述用于高速缓冲存储器数据迁移的技术,且更具体来说涉及用于在多核心处理系统中的高速缓冲存储器之间传递数据的技术及系统。具体来说,本发明提出在两种或更多种异构处理器之间交握信号的使用,以使得与第一类型的处理器相关联的高速缓冲存储器可用作用于第二类型的处理器的紧密耦合存储器。
在本发明的一个实例中,一种在两个高速缓冲存储器之间传递数据的方法包括使用第一消息起始与第一处理器相关联的第一高速缓冲存储器及与第二处理器相关联的第二高速缓冲存储器之间的数据的传递。在一个实例中,从第一处理器将指示所述数据可用于从与所述第一处理器相关联的第一高速缓冲存储器传递的所述第一消息发送到第二处理器。所述方法可进一步包含:从所述第二处理器请求所述数据从所述第一高速缓冲存储器到与所述第二处理器相关联的第二高速缓冲存储器的数据传递;响应于所述请求将所述数据从所述第一高速缓冲存储器传递到所述第二高速缓冲存储器;及从所述第二处理器将指示所述数据传递完成的第二消息发送到所述第一处理器。
在本发明的另一实例中,一种经配置以在两个高速缓冲存储器之间传递数据的设备包括第一处理器、与所述第一处理器相关联的第一高速缓冲存储器、第二处理器及与所述第二处理器相关联的第二高速缓冲存储器,其中所述第一高速缓冲存储器包含经配置成用于所述第二高速缓冲存储器的紧密耦合存储器的至少一个分区,且其中所述第一处理器及所述第二处理器经配置以通过交握信号的所述使用将数据从所述第一高速缓冲存储器直接传递到所述第二高速缓冲存储器。
在本发明的另一实例中,一种经配置以在两个高速缓冲存储器之间传递数据的设备包括:用于将指示所述数据可用于从与第一处理器相关联的第一高速缓冲存储器传递的第一消息从所述第一处理器发送到第二处理器的装置;用于从所述第二处理器请求所述数据从所述第一高速缓冲存储器到与所述第二处理器相关联的第二高速缓冲存储器的数据传递的装置;用于响应于所述请求将所述数据从所述第一高速缓冲存储器传递到所述第二高速缓冲存储器的装置;及用于将指示所述数据传递完成的第二消息从所述第二处理器发送到所述第一处理器的装置。
在本发明的另一实例中,一种计算机可读存储媒体存储指令,所述指令在被执行时致使一或多个处理器将指示所述数据可用于从与第一处理器相关联的第一高速缓冲存储器传递的第一消息从所述第一处理器发送到第二处理器;从所述第二处理器请求所述数据从所述第一高速缓冲存储器到与所述第二处理器相关联的第二高速缓冲存储器的数据传递;响应于所述请求将所述数据从所述第一高速缓冲存储器传递到所述第二高速缓冲存储器;及将指示所述数据传递完成的第二消息从所述第二处理器发送到所述第一处理器。
还在存储用于致使处理器执行所述技术的指令的设备及计算机可读存储媒体的方面描述本发明的技术。在附图和以下描述中陈述一或多个实例的细节。其它特征、目标及优势将从所述描述及所述图式以及从权利要求书而显而易见。
附图说明
该专利技术资料仅供研究查看技术是否侵权等信息,商用须获得专利权人授权。该专利全部权利属于高通股份有限公司,未经高通股份有限公司许可,擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作,请联系【客服】
本文链接:http://www.vipzhuanli.com/pat/books/201380039878.X/2.html,转载请声明来源钻瓜专利网。