[发明专利]等离子体处理方法

说明书

技术领域

本发明的各种方面和实施方式涉及等离子体处理方法和等离子体处理装置。

背景技术

半导体的制造处理中，广泛使用实施以薄膜的堆积或者蚀刻等为目的的等离子体处理的等离子体处理装置。作为等离子体处理装置能够列举例如进行薄膜的堆积处理的等离子体CVD(Chemical Vapor Deposition：化学气相沉积)装置、进行蚀刻处理的等离子体蚀刻装置等。

等离子体处理装置例如具有形成等离子体处理空间的处理容器、在处理容器内设置被处理基板的试样台和用于将等离子体反应所需要的处理气体导入处理室内的气体供给系统等。另外，等离子体处理装置包括：为了使处理室内的处理气体等离子体化，供给微波、RF波等电磁能的等离子体生成机构；和用于对试样台施加偏压，使等离子体中的离子朝向设置在试样台上的被处理基板加速的偏压施加机构等。

但是，已知有在等离子体处理装置中，对形成有双重镶嵌配线用的绝缘膜的被处理基板进行蚀刻时，在绝缘膜的表面形成具有耐等离子体性的掩蔽膜，使得在绝缘膜上形成蚀刻图案。在这方面，例如专利文献1中公开了，在被处理基板的绝缘膜的表面形成含钛物(例如TiN)的掩蔽膜，将掩蔽膜与等离子体处理空间相对地配置在处理容器内，将掩蔽膜作为掩模对被处理基板进行蚀刻。

现有技术文献

专利文献

专利文献1：日本特开2006-216964号公报

发明内容

发明想要解决的技术问题

但是，在现有技术中，存在被处理基板的蚀刻特性发生时效劣化的问题。即，在现有技术中，在以TiN的掩蔽膜作为掩模对被处理基板进行蚀刻的情况下，蚀刻图案的开口部的绝缘膜的蚀刻的同时掩蔽膜自身被蚀刻。因此，在现有技术中，从被蚀刻的掩蔽膜产生的含钛物等附着物累积地附着在与等离子体处理空间相对的各种部件上，而等离子体处理空间内的等离子体密度发生变动，其结果是，有时被处理基板的蚀刻特性发生时效劣化。特别是，当处理多批的被处理基板时，该时效劣化变得显著。

用于解决技术课题的技术方案

本发明的一方面的等离子体处理方法为等离子体处理装置中的等离子体处理方法。等离子体处理方法包括第一工序、第二工序和第三工序。第一工序，是对等离子体处理空间供给第一含氟气体，使用所述第一含氟气体的等离子体对在绝缘膜的表面形成有含钛物的掩蔽膜的被处理基板进行蚀刻的工序。第二工序，是对所述等离子体处理空间供给O₂气体，使用所述O₂气体的等离子体除去在所述第一工序之后附着在表面与所述等离子体处理空间相对地配置的部件上的含碳物的工序。第三工序，是对所述等离子体处理空间供给含氮气体和第二含氟气体，使用所述含氮气体和所述第二含氟气体的等离子体除去所述第一工序之后附着在所述部件上的含钛物的工序。

发明效果

根据本发明的各个方面和实施方式，能够实现能够抑制被处理基板的蚀刻特性的时效劣化的等离子体处理方法和等离子体处理装置。

附图说明

图1是表示一实施方式的等离子体处理装置的构成的概略的纵截面图。

图2A是表示使用一实施方式的等离子体处理装置进行蚀刻前的晶片的构成例的图。

图2B是表示使用一实施方式的等离子体处理装置进行了蚀刻后的晶片的构成例的图。

图3A是表示实施了选定有助于含钛物的除去的要素的实验设计法的结果的图。

图3B是表示实施了选定有助于含钛物的除去的要素的实验设计法的结果的图。

图3C是表示实施了选定有助于含钛物的除去的要素的实验设计法的结果的图。

图3D是表示实施了选定有助于含钛物的除去的要素的实验设计法的结果的图。

图4是表面与等离子体处理空间相对地配置的各个部件的含钛物的蚀刻量的图。

图5A是表示本实施方式的等离子体处理的模型的图。

图5B是表示本实施方式的等离子体处理的模型的图。

图5C是表示本实施方式的等离子体处理的模型的图。

图6是表示第一实施例的等离子体处理的流程图的图。

图7是表示第二实施例的等离子体处理的流程图的图。

图8是表示第三实施例的等离子体处理的流程图的图。

图9是表示第四实施例的等离子体处理的流程图的图。

图10A是用于说明本实施方式的等离子体处理方法的效果的图(其1)。