[发明专利]宽带隙半导体器件及其制造方法

说明书

技术领域

本发明涉及一种宽带隙半导体器件，以及制造宽带隙半导体器件的方法。更特别地，本发明涉及一种能缓和肖特基电极和衬底之间的界面处的电场的宽带隙半导体器件以及制造这种宽带隙半导体器件的方法。

背景技术

诸如肖特基势垒二极管(SBD)以及结型势垒肖特基二极管(JBS)的半导体器件具有其中肖特基电极形成在衬底上的构造。因为在肖特基势垒二极管中适于用作电极材料的金属和半导体之间的功函数差小，所以与PN二极管相比，反向电压施加过程中的漏电流容易变大。因此提出各种构造以便减小漏电流。

例如，日本专利公布No.2001-85704(PTD 1)公开了一种碳化硅肖特基二极管，其包括形成在邻接肖特基电极的周边区域的衬底的区域处的p⁺保护环区域，其具有与衬底的主面接触的pn结。而且，日本专利公布No.2009-16603(PTD 2)公开了一种结型势垒肖特基二极管，其在邻接肖特基电极的衬底处具有集中形成的多个p型层。

引用文献列表

专利文献

PTD 1：日本专利公布No.2001-85704

PTD 2：日本专利公布No.2009-16603

发明内容

技术问题

但是，难以足够减小日本专利公布No.2001-85704和日本专利公布No.2009-16603中公开的肖特基二极管中的肖特基电极和衬底之间的界面处的电场。

鉴于上述内容，本发明的目的是提供一种能有效缓解肖特基电极和衬底之间的界面处的电场的宽带隙半导体器件，以及制造这种宽带隙半导体器件的方法。

解决问题的技术方案

根据本发明的宽带隙半导体器件包括衬底以及肖特基电极。由宽带隙半导体材料形成的衬底具有主面并包括第一导电类型区以及第二导电类型区。肖特基电极邻接衬底的主面布置。在衬底处形成沟槽，其具有与主面接续的侧面以及与侧面接续的底部。肖特基电极在沟槽的侧面和主面处邻接第一导电类型区，且在沟槽的底部处邻接第二导电类型区。沟槽的侧面相对于衬底的主面倾斜。如本文所用，宽带隙半导体材料是指具有大于硅的带隙的半导体材料。

根据本发明的宽带隙半导体器件，肖特基电极在沟槽的侧面和主面处邻接第一导电类型区，且在沟槽的底部处邻接第二导电类型区。因此，通过在反向电压的施加过程中增大第二导电类型区和第一导电类型区之间的界面处的电场，可缓解肖特基电极和第一导电类型区之间的界面处的电场。

根据本发明的宽带隙半导体器件，沟槽的侧面相对于衬底的主面倾斜。因此，与沟槽的侧面平行于衬底的主面的情况相比，可增大肖特基电极和第一导电类型区之间的接触面积。因此，可确保电流路径，因为在正向电压的施加过程中增大了电子发射的表面利用百分比。

在上述宽带隙半导体器件中，宽带隙半导体材料优选为碳化硅。因此，可获得具有高击穿电压的宽带隙半导体器件。

在上述宽带隙半导体器件中，主面相对于侧面的角度大于或等于50°且小于或等于85°。在主面相对于侧面的角度小于50°的情况下，缓解肖特基电极和第一导电类型区之间的界面处的电场的效果变得较小。在主面相对于侧面的角度大于85°的情况下，不能确保足够的电流路径。通过将主面相对于侧面的角度设定为大于或等于50°且小于或等于85°，可改善缓解肖特基电极和第一导电类型区之间的界面处的电场的效果并能确保足够的电流路径。

在上述宽带隙半导体器件中，沟槽包括彼此相邻的第一沟槽和第二沟槽。第二导电类型区包括邻接第一沟槽底部的第一第二导电类型区，邻接第二沟槽底部的第二第二导电类型区，以及布置在第一第二导电类型区和第二第二导电类型区之间的第三第二导电类型区。因此，即使在不能减小第一沟槽和第二沟槽之间的距离的情况下，也能有效缓解肖特基电极和第一导电类型区之间的界面处的电场。

优选地，在上述宽带隙半导体器件中，衬底包括邻接肖特基电极的外周的第四第二导电类型区。因此，可缓解肖特基电极外周处的电场强度。

制造根据本发明的宽带隙半导体器件的方法包括如下步骤。制备具有主面并包括第一导电类型区和第二导电类型区的由宽带隙半导体材料形成的衬底。在衬底的主面处形成具有与主面接续的侧面以及与侧面接续的底部的沟槽。形成肖特基电极，在衬底的主面和沟槽的侧面处邻接第一导电类型区，以及在沟槽的底部处邻接第二导电类型区。在形成沟槽的步骤中，沟槽的侧面形成为相对于衬底的主面倾斜。