[发明专利]用于制造碳化硅半导体器件的方法

说明书

技术领域

本发明涉及用于制造碳化硅半导体器件的方法，特别地，涉及用于制造具有沟槽的碳化硅半导体器件的方法。

背景技术

日本专利公开号7-326755(专利文献1)公开了一种具有沟槽的碳化硅半导体器件。该专利公布描述，栅热氧化膜在沟槽的底面上比在沟槽的侧面上具有更厚的膜厚度，由此在栅与漏极之间实现较低的阀值电压和较高的击穿电压。其中另外描述如下。即，沟槽的底面对应六方单晶碳化硅的碳平面。碳平面允许快的氧化速率。沟槽的侧面对应与该碳平面垂直并允许慢的氧化速率的平面。因此，通过将热氧化步骤实施一次，能够形成热氧化膜使得其在沟槽侧面上的厚度与其在沟槽底面上的厚度差别巨大。

引用列表

专利文献

专利文献1：日本专利公开号7-326755

发明内容

技术问题

在使用取决于热氧化速率的晶体取向的方法如上述专利公布中描述的技术中，与栅绝缘膜在沟槽侧壁上的厚度相比，其在沟槽底部上的厚度的增大存在限制。另外，取决于热氧化速率的晶体取向变小，除非使用低于正常情况中的温度的热氧化温度。由于该原因，利用该方法，不易同时充分实现低阀值电压和大击穿电压。

为了解决前述问题而完成了本发明，且其目的是提供一种用于制造具有低阀值电压、大击穿电压和高可靠性的碳化硅半导体器件的方法。

技术方案

本发明中用于制造碳化硅半导体器件的方法包括如下步骤。准备一种碳化硅衬底，所述碳化硅衬底包括：具有第一导电类型的第一层；设置在所述第一层上并具有第二导电类型的第二层；以及第三层，所述第三层设置在所述第二层上、通过所述第二层与所述第一层隔开并具有第一电导率类型。沟槽形成在碳化硅衬底中，所述沟槽具有侧壁和底部，所述侧壁延伸穿过所述第三层和所述第二层并到达所述第一层，所述底部由第一层形成。形成沟槽绝缘膜以覆盖各个所述底部和所述侧壁。形成硅膜以填充沟槽，在所述硅膜和所述沟槽之间设有沟槽绝缘膜。对所述硅膜进行部分腐蚀，从而将覆盖侧壁上的第二层的沟槽绝缘膜的一部分露出，以及将设置底部上的硅膜的一部分保留，在所述底部和所述硅膜的一部分之间设有沟槽绝缘膜。在将硅膜部分腐蚀之后，通过将覆盖侧壁上的第二层的沟槽绝缘膜的一部分移除，使得第二层在侧壁上露出。在露出所述第二层之后，通过将硅膜氧化来形成底部绝缘膜。在露出第二层之后，形成侧壁绝缘膜以覆盖侧壁上的第二层。在侧壁上形成栅电极，在所述侧壁和所述栅电极之间设有侧壁绝缘膜。

根据该制造方法，通过底部绝缘膜提高栅电极与沟槽底部之间的电绝缘。因此，所述碳化硅半导体器件具有大的击穿电压而不提高阀值电压。此外，根据该制造方法，在对硅膜进行腐蚀之后，形成覆盖侧壁上的第二层的侧壁绝缘膜，即覆盖沟道表面的栅绝缘膜部分。因此，覆盖所述沟道表面的栅绝缘膜部分不会被腐蚀损坏。以此方式，碳化硅半导体器件的可靠性提高。如上所述，能够得到具有低阀值电压、大击穿电压和高可靠性的碳化硅半导体器件。

优选地，通过热氧化形成侧壁绝缘膜。因此，能够得到薄且高度光滑的侧壁绝缘膜。以此方式，碳化硅半导体器件的可靠性进一步提高。

优选地，通过热氧化形成沟槽绝缘膜。因此，易于形成沟槽绝缘膜。

优选地，在硅膜的部分腐蚀期间，实施具有物理腐蚀效果的腐蚀。在该腐蚀之后形成的侧壁绝缘膜不被物理腐蚀损坏。以此方式，碳化硅半导体器件的可靠性大大提高。

优选地，在将硅膜部分腐蚀之前，使硅膜变平。因此，在硅膜的部分腐蚀期间，覆盖侧壁上的第二层的沟槽绝缘膜部分易于露出，且设置在底部上的硅膜部分易于保留，在所述底部和所述硅膜部分之间设有沟槽绝缘膜。

优选地，当形成底部绝缘膜时，通过在不低于900℃且不超过1100℃下对硅进行热氧化，将硅膜完全氧化。使用不低于900℃的温度，能够在实际速率下实施热氧化。使用不超过1100℃的温度，能够抑制由于硅膜中的Si与沟槽绝缘膜中的SiO₂之间的反应而产生SiO气体。因此，能够抑制由SiO₂粒子造成的污染，所述SiO₂粒子是由于SiO气体的氧化而另外产生的。