[发明专利]具有锗有源层及其下方的寄生漏电屏障层的半导体器件

权利要求书

1.一种平面半导体器件，包括：

布置在衬底之上的第一缓冲层；

布置在所述第一缓冲层之上的寄生漏电屏障；

布置在所述寄生漏电屏障之上的第二缓冲层；

布置在所述第二缓冲层之上的锗有源层；

布置在所述锗有源层之上的栅极电极叠置体；以及

布置在所述寄生漏电屏障之上且位于所述栅极电极叠置体的两侧中的任一侧上的源极区和漏极区，其中，所述源极区和所述漏极区被布置在所述锗有源层中并被布置在所述第二缓冲层中，但是不与所述寄生漏电屏障接触，

其中，所述寄生漏电屏障包括交替的第一层类型和第二层类型，所述第一层类型实质上由硅组成或者实质上由锗浓度低于所述第一缓冲层或所述第二缓冲层的锗浓度的硅锗组成，并且所述第二层类型实质上包括与所述第一缓冲层的材料相同的材料。

2.根据权利要求1所述的平面半导体器件，其中，所述寄生漏电屏障包括半导体层，所述半导体层的带隙大于所述第一缓冲层的带隙、大于所述第二缓冲层的带隙、并且大于所述锗有源层的带隙。

3.根据权利要求1所述的平面半导体器件，其中，所述寄生漏电屏障不破坏所述第一缓冲层的有效晶格常数。

4.根据权利要求1所述的平面半导体器件，其中，所述第一缓冲层直接布置在所述衬底上，所述寄生漏电屏障直接布置在所述第一缓冲层上，所述第二缓冲层直接布置在所述寄生漏电屏障上，所述锗有源层直接布置在所述第二缓冲层上，并且所述栅极电极叠置体直接布置在所述锗有源层上。

5.根据权利要求4所述的平面半导体器件，其中，所述衬底实质上由硅组成，所述第一缓冲层包含硅锗，所述第二缓冲层包含锗浓度高于所述第一缓冲层的锗浓度的硅锗，并且所述锗有源层实质上由锗组成。

6.根据权利要求5所述的平面半导体器件，其中，所述寄生漏电屏障包括实质上由硅组成的层，或者实质上由锗浓度低于所述第一缓冲层或所述第二缓冲层的锗浓度的硅锗组成的层。

7.一种非平面半导体器件，包括：

布置在衬底之上的第一缓冲层；

布置在所述第一缓冲层之上的寄生漏电屏障；

布置在所述寄生漏电屏障之上的第二缓冲层；

布置在所述第二缓冲层之上的三维锗有源层；

布置在所述三维锗有源层上并且完全包围所述三维锗有源层的栅极电极叠置体；

布置在所述寄生漏电屏障与所述栅极电极叠置体的底部部分之间的底部栅极绝缘(BGI)结构；以及

布置在所述寄生漏电屏障之上并且位于所述栅极电极叠置体的两侧中的任一侧上的源极区和漏极区，

其中，所述寄生漏电屏障包括交替的第一层类型和第二层类型，所述第一层类型实质上由硅组成或者实质上由锗浓度低于所述第一缓冲层或所述第二缓冲层的锗浓度的硅锗组成，并且所述第二层类型实质上包括与所述第一缓冲层的材料相同的材料。

8.根据权利要求7所述的非平面半导体器件，其中，所述寄生漏电屏障包括半导体层，所述半导体层的带隙大于所述第一缓冲层的带隙、大于所述第二缓冲层的带隙、并且大于所述三维锗有源层的带隙。

9.根据权利要求7所述的非平面半导体器件，其中，所述寄生漏电屏障不破坏所述第一缓冲层的有效晶格常数。

10.根据权利要求7所述的非平面半导体器件，其中，所述第一缓冲层直接布置在所述衬底上，所述寄生漏电屏障直接布置在所述第一缓冲层上，所述第二缓冲层直接布置在所述寄生漏电屏障上，并且所述三维锗有源层的至少一部分直接布置在所述第二缓冲层上。

11.根据权利要求10所述的非平面半导体器件，其中，所述衬底实质上由硅组成，所述第一缓冲层包含硅锗，所述第二缓冲层包含锗浓度高于所述第一缓冲层的锗浓度的硅锗，并且所述三维锗有源层实质上由锗组成。

12.根据权利要求11所述的非平面半导体器件，其中，所述寄生漏电屏障包括实质上由硅组成的层，或者实质上由锗浓度低于所述第一缓冲层或所述第二缓冲层的锗浓度的硅锗组成的层。