[发明专利]外延晶片及其制造方法

说明书

技术领域

本发明涉及制造外延晶片的方法，并且更特别地，涉及表面缺陷密度降低且掺杂均匀性得到改进的外延晶片及其制造方法。

背景技术

通常，外延生长包括化学气相沉积过程，并且衬底例如单晶硅晶片被加热，同时气态、液态或固态的硅化合物通过衬底的表面转移并发生热分解或分解。当单晶硅晶片用作衬底时，通过连续生长单晶结构来堆叠硅。因而，存在于衬底表面上的缺陷例如凝聚硅自间隙缺陷等可能直接影响外延晶片的质量。在对质量的影响方面，存在于衬底表面上的缺陷与连续生长单晶结构一同连续地生长，从而这可能引起形成新的晶体缺陷，即在外延层中的生长缺陷。例如，可能形成表面缺陷，例如外延堆叠缺陷以及在约0.1微米至10微米的范围内的小丘(hillock)。因此，在外延生长过程中需要制造基本上没有这样的表面缺陷问题的衬底的方法和工艺。

此外，重要的是，掺杂的外延晶片从中心到边缘具有满足根据设计规格的需求范围的掺杂均匀性。因此，需要能够改进掺杂均匀性的制造外延晶片的方法和工艺。

发明内容

技术问题

本发明涉及提供一种高质量外延晶片及其制造方法，在该外延晶片中，表面缺陷密度降低，掺杂均匀性得到改进，从而改进了特性和良品率。技术方案

本发明的一个方面提供了一种制造外延晶片的方法，该方法包括：预生长步骤，在布置在室中的半导体晶片上注入用于外延生长的反应源并且在预定的第一生长速率下以及在预定的第一生长温度下生长外延层至预定的第一厚度；热处理步骤，对通过预生长步骤生长的外延层执行一定时间的热处理；以及后续生长步骤，在经热处理的半导体晶片上注入反应源并且在预定的第二生长速率下和在预定的第二生长温度下生长外延层至目标厚度，并且第一生长速率小于第二生长速率。

在一个实施方案中，第一生长温度可以低于第二生长温度。

在另一实施方案中，半导体晶片可以是碳化硅晶片并且反应源可以是包含碳和硅的固态、液态或气态的材料。

在又一实施方案中，可以将第二生长温度设置在1500℃至1700℃的范围内，并且可以将第一生长温度设置在1400℃至1500℃的范围内，可以将第二生长速率设置成20μm/h或更大，并且将第一生长速率设置成5μm/h或更小，并且可以将第一厚度设置在0.5μm至1.0μm的范围内。

在又一实施方案中，在热处理步骤中的热处理温度可以设置在1500℃至1700℃的范围内。

有益效果

根据本发明的示例性实施方案，能够制造高质量外延晶片，在该外延晶片中，表面缺陷密度降低并且掺杂均匀性得到改进，从而改进了特性和良品率。

附图说明

图1是用于描述根据本发明的示例性实施方案的制造外延晶片的工艺的图。

图2是示出根据本发明的示例性实施方案的制造外延晶片的方法的流程图。

图3是示出在根据本发明的示例性实施方案的制造外延晶片的方法中的生长条件的实例的曲线图。

图4是示出根据本发明的示例性实施方案的外延晶片的示意图。

具体实施方式

通过附图中的示例的方式示出本发明的具体实施方案，并且将在本文中对其进行详细描述，同时本发明可接受各种修改和替代形式。然而，应该理解的是，无意于将本发明限制于所公开的具体形式，而相反，本发明将涵盖落入本发明的精神和范围内的所有修改方案、等同方案和替代方案。

当认为相关的公知的功能和构造的具体描述可能使实施方案的主题不清楚时，将省略那些具体描述。此外，本文中所使用的表述(例如，第一、第二等)仅用于使一个要素区分于另一要素。

本发明提供了一种能够降低所制造的外延晶片的表面缺陷密度的方法。可以通过变量(例如在初始阶段注入的反应气体的流量、生长温度、压强、总流量、C/Si比、Si/H₂比等)来改变外延晶片的表面缺陷密度。本发明提供了一种用于使表面缺陷密度降低至0.5/cm²或更小(即每1cm²0.5个缺陷或更少)的方法。为此，本发明使用了控制如下参数的方法：生长温度、生长速率(即注入的反应气体的流量)、待在预生长步骤中生长的外延层的厚度、以及C/Si比。此外，通过根据本发明的实施方案的制造外延晶片的方法也可以改进掺杂均匀性。这可以通过下面的附图的具体描述来清楚地理解。