[发明专利]双排四方扁平无引线半导体封装

说明书

相关申请的交叉引用

本公开要求申请日为2013年9月10日，申请号为14/023,259的美国专利申请的优先权，该美国专利申请要求申请日为2012年9月12日，申请号为61/700,136的美国临时专利申请的优先权，其在本文中作为参考文献被整体并入。

技术领域

本公开的各个实施例涉及用于半导体集成电路的芯片封装技术，并且更具体地涉及四方扁平无引线(Quad Flat No-Lead，QFN)封装。

背景技术

除非在本文中另有指出，否则本节描述的方法对本公开中的权利要求不构成现有技术，并且不能由于被包括在本节中而被认为是现有技术。

快速增长的便携电子设备市场，例如，移动电话、笔记本电脑以及个人数字助理(PDA)，都是现代生活不可或缺的方面，并且每一个都由具有严格封装要求的集成电路(IC)执行。IC具有对制造集成具有显著影响的独特属性，因为通常须要IC较小、较轻、功能丰富，并且它们必须以相对低的成本而被大批量生产。例如，有对于特别地适用于小体积的设备诸如小型手持设备的IC封装的需要。

为满足这种要求，制造商集成愈来愈多的电路功能，缩小设备的外形，并且提高速度。作为IC产业的延伸，电子设备封装产业面临相似的技术及市场动态。从封装的角度来看，更小的外形尺寸、对更多输入/输出信号的要求、以及耗电量管理，是主要的科技驱动力。人们正在研发复杂的各种类型的新产品，而同时使用传统的封装和工艺不断触及障碍。

发明内容

在各种实施例中，本公开提供了一种四方扁平无引线封装，其包括：由外周引线形成的外排，该外周引线布置在四方扁平无引线封装的底表面的外周；以及由内周引线形成的内排，布置在四方扁平无引线封装的底表面的内周，其中每个内周引线具有基本上矩形的形状，并且其中该基本上矩形的形状具有与由外围引线形成的外排相邻的两个圆化的角部。

在另外的实施例中，本公开提供一种集成电路封装，该集成电路封装包括：双排四方扁平无引线封装，其具有顶表面和底表面，其中双排四方扁平无引线封装的底表面包括(i)布置在双排四方扁平无引线封装的底表面的外周上的由外周引线形成的外排、以及(ii)布置在双排四方扁平无引线封装的底表面的内周上的由内周引线形成的内排，其中内周引线中的每一个都具有基本上矩形的形状，并且其中该基本上矩形的形状具有与由外围引线形成的外排相邻的两个圆化的角部；并且该集成电路封装包括印刷电路板，其电连接到该双排四方扁平无引线封装的底表面。

附图说明

在下述详细说明中，参考了作为说明的一部分的附图，其中相同的数字在全文中表明相同的部件，并且其中通过说明本公开原理的实施例的方式将其示出。应该理解，在不偏离本公开保护范围的前提下，可以采用其它实施例，并且可以做出结构上或者逻辑上的改变。因此，下述详细说明并不旨在限定性的，并且通过随附的权利要求书以及其等同方案限定根据本公开的实施例的范围。

图1为根据一些实施例的双排四方扁平无引线封装的底视图

图2为根据一些实施例的集成电路封装的侧视图。

图3为根据一些实施例的印刷电路板引脚连接盘(land)布局的示意图。

图4为根据一些实施例的双排四方扁平无引线封装的顶视图。

图5为根据各种实施例的双排四方扁平无引线封装的近视图。

图6为根据一些实施例的双排四方扁平无引线封装的底视图。

图7为根据一些实施例的双排四方扁平无引线封装的顶视图。

图8为根据另外的实施例的双排四方扁平无引线封装的底视图。

图9为根据另外的实施例的双排四方扁平无引线封装的顶视图

具体实施方式