[发明专利]用于减少带电粒子束样品制备中的幕化的方法和系统

说明书

用于在带电粒子束系统中暴露样品中的结构的一部分以供观察的方法和系统，包括从大块样品提取样品；确定减少幕化的样品取向；将样品装配至带电粒子束系统中的夹持器，使得在研磨样品以暴露结构时，夹持器使样品取向在减少幕化的取向上；通过在减少幕化的方向上研磨样品来暴露结构；以及对结构成像。

技术领域

本发明涉及带电粒子束处理。

背景技术

形成集成电路的结构和其它纳米技术具有在纳米尺度上的尺寸。出于诸如过程发展、过程控制和缺陷分析之类的目的而观察结构的一种方法是使用聚焦离子束（FIB）系统使结构的一部分暴露并且使用扫描电子显微镜（SEM）或透射电子显微镜（TEM）观察所暴露的结构。当离子束研磨材料以暴露结构供观察时，离子束可以使结构失真（distort）并且产生干扰观察的伪像（artifact）。

高纵横比（HAR）结构是具有比另一尺寸（诸如其宽度）大得多的尺寸（诸如高度）的结构。例如，集成电路中的层之间的孔可以具有是其宽度的若干倍的高度。例如，具有多于其宽度3倍的高度的特征。

在分析高的纵横比结构中，特别是未填充的接触部或通孔，对于集成电路中的3D结构，诸如使用在闪速存储器中的3D NAND电路，常规离子束样品制备过程导致伪像，诸如结构失真和离子束幕（curtain）效应。

离子束幕效应或幕化（curtaining）发生在以不同研磨速率移除材料时。这可以发生在对包括通过相同射束以不同速率被移除的材料的特征进行研磨时。这还可以发生在研磨具有不规则形状的表面时。例如，感兴趣的特征可以是硅通孔（TSV）。横截TSV是半导体实验室中表征空隙与表面界面的常见做法。由于TSV的深度（典型地为50-300 nm），因此用离子束研磨TSV的截面（cross section）可能导致显著幕化。

由于由离子束研磨以暴露特征所导致的损坏和伪像，因此图像不会如实地示出制作过程的结果并且干扰测量及干扰对制作过程的评估，这是因为图像和测量示出样品制备的结果而非制造过程。其还使得执行高纵横比竖直结构的分析变得困难。

产生具有（w/）重复高纵横比孔（诸如通孔或接触部）的3D NAND和其它IC结构的无幕TEM样品当前是困难的或者不可实现。在用FIB进行研磨或制备和／或用SEM进行成像时，难以或不可能保持高纵横比孔或沟槽的形状完整性。当样品上存在未填充的孔时，存在材料与邻近于开放区域（孔）的区域之间的研磨速率方面的高差异。研磨速率方面的大差异造成使孔的形状失真的幕化或瀑布效应。

FIB在开放结构上产生伪像。经蚀刻的孔或沟槽在用FIB针对截面进行处理以用于TEM制备时倾向于严重的幕化伪像。使得对截面的解释或者困难或者不可能。具有复杂材料堆叠的高纵横比孔或沟槽难以用其它方法（散射测量、CD-SEM等）进行测量。平面视图或掠射角材料移除允许通向各种深度以供测量。然而，这样的方法不提供从沿着高纵横比孔或通孔的整个长度的法向的电子束的视图。

在现有技术中，通过跨样品的顶表面放置保护性沉积物或者通过在给定样品几何结构的情况下进行可能的最高偏角研磨（甚至到使样品反转的点）来减轻幕化效应。在FIB的真空腔室中使工件（诸如半导体晶片）重取向的能力通常受限。从样品的多个平面获得研磨和查看能力同样呈现出许多问题。用于在带电粒子束系统中操纵样品的现有技术工艺非常受限，通常仅允许一个或两个平面的查看。剥落（chunking）和焊接的当前方法由于系统硬件约束而仅能够提供有限的信息。需要长时间段以进行多个焊接和多个样品操纵。可能需要手动装载和从系统卸载样品、翻转样品或将样品放置在不同夹持器中，从而进一步增加处理时间。其它方法包括切穿一个平面中的感兴趣的区并且然后重构数据以从其它角度得到信息。然而，该方法是耗时的，需要在多次研磨之后形成多个图像并且然后重构数据以在不同平面中形成图像。

所需要的是暴露感兴趣的区以供检查和／或测量并且产生准确图像的方式，所述准确图像在不损坏所述区或在暴露表面中产生伪像的情况下反映感兴趣的区。还需要的是对于从样品的多个平面的现有技术研磨和查看能力的改进。