[发明专利]用于读取可变电阻存储器元件的方法和装置

权利要求书

1.一种芯片，包括：

可变电阻存储器单元；

参考延迟电路；以及

检测器，所述检测器耦合到所述可变电阻存储器单元和所述参考延迟电路，以便确定来自所述可变电阻存储器单元的脉冲是否在来自所述参考延迟电路的脉冲之前到达，其中，来自所述可变电阻存储器单元的所述脉冲具有从高电平转变为低电平的前沿，并且其中，来自所述参考延迟电路的所述脉冲具有从高电平转变为低电平的前沿。

2.根据权利要求1所述的芯片，其中，所述检测器用于生成输出，所述输出指示是所述可变电阻存储器单元的脉冲还是参考延迟电路的脉冲首先到达，以便指示所述可变电阻存储器单元中的数据的二进制状态。

3.根据权利要求2所述的芯片，其中，所述检测器包括具有边沿触发时钟输入端的第一触发器和第二触发器，所述边沿触发时钟输入端用于接收所述可变电阻存储器单元的脉冲和所述参考延迟电路的脉冲，其中，如果所述第一触发器和所述第二触发器中的一个触发器的脉冲在另一个触发器接收其脉冲之前到达其时钟输入端，则所述一个触发器在其输出端有效。

4.根据权利要求3所述的芯片，其中，所述检测器包括RS锁存器，所述RS锁存器耦合到所述第一触发器和所述第二触发器的输出端。

5.根据权利要求4所述的芯片，其中，所述RS锁存器包括一对交叉耦合的NAND门。

6.根据权利要求1所述的芯片，其中，所述参考延迟电路包括低电阻状态单元和高电阻状态单元。

7.根据权利要求6所述的芯片，其中，以用于所述可变电阻存储器单元的类型的可变电阻存储器单元来实施所述低电阻状态单元和所述高电阻状态单元。

8.根据权利要求7所述的芯片，其中，所述高电阻状态单元和所述低电阻状态单元彼此并联耦合。

9.根据权利要求1所述的芯片，其中，所述可变电阻存储器单元包括STT磁RAM元件。

10.根据权利要求1所述的芯片，其中，所述可变电阻存储器单元包括PCM元件。

11.一种芯片，包括：

存储器阵列，所述存储器阵列具有一组可变电阻存储器单元和参考延迟电路；以及

检测器，所述检测器耦合到所述可变电阻存储器单元和所述参考延迟电路，以便相对于来自所述参考延迟电路的脉冲评定来自所述一组可变电阻存储器单元的脉冲，其中，来自所述一组可变电阻存储器单元的所述脉冲具有从高电平转变为低电平的前沿，并且其中，来自所述参考延迟电路的所述脉冲具有从高电平转变为低电平的前沿。

12.根据权利要求11所述的芯片，其中，所述检测器用于基于到达存储器单元脉冲和参考延迟电路脉冲的接收顺序来生成输出，所述输出指示所述一组可变电阻存储器单元中所选择的可变电阻存储器单元的存储器状态。

13.根据权利要求11所述的芯片，其中，所述检测器生成输出，所述输出指示所选择的可变电阻存储器单元的两个或更多个可能的存储器状态中的一个存储器状态。

14.根据权利要求11所述的芯片，其中，所述一组可变电阻存储器单元构成一行单元。

15.根据权利要求11所述的芯片，其中，所述存储器阵列是用于所述芯片中的处理器的系统存储器的部分。

16.根据权利要求11所述的芯片，其中，所述参考延迟电路包括用于所述可变电阻存储器单元中的类型的可变电阻存储器元件。

17.一种用于读取可变电阻存储器单元的装置，包括：

解码器，所述解码器用以选择要读取的所述可变电阻存储器单元；以及

控制电路，所述控制电路用以发起将通过所选择的可变电阻存储器单元的第一脉冲，以及用以发起将通过参考延迟电路的第二脉冲；以及

检测器电路，所述检测器电路耦合到所述可变电阻存储器单元和所述参考延迟电路，以便接收所述第一脉冲和所述第二脉冲并且基于所述第一脉冲与所述第二脉冲之间的相对的到达顺序来确定所述可变电阻存储器单元的存储器状态，其中，所述第一脉冲具有从高电平转变为低电平的前沿，并且其中，所述第二脉冲具有从高电平转变为低电平的前沿。

18.根据权利要求17所述的装置，其中，同时彼此并行地生成所述第一脉冲和所述第二脉冲。

19.根据权利要求17所述的装置，其中，所述参考延迟电路具有低可变电阻存储器元件和高可变电阻存储器元件。