[发明专利]用于读取可变电阻存储器元件的方法和装置

说明书

技术领域

本发明总体上涉及可变电阻存储器，具体而言，涉及用于读取可变电阻存储器元件的电路。

附图说明

在附图的图中示例性而非限制性地示出了本发明的实施例，在附图中，相似的附图标记指代类似的元件。

图1示出了根据一些实施例的具有用于读取阵列中单元的读取电路的可变电阻存储器阵列的一部分。

图2示出了根据一些实施例的用于实施超前/滞后检测器的电路。

图3示出了根据另外的实施例的具有用于读取阵列中单元的读取电路的可变电阻存储器阵列的一部分。

具体实施方式

几中新型的固态、高密度、非易失性存储器使用具有可变电阻的存储器元件存储信息。例如，自旋转移矩-磁随机存取存储器(STT)的电阻取决于两个磁性层的相对磁化极性。其他类型的电阻存储器包括电阻RAM(ReRAM)和导电桥接RAM(CBRAM)，它们的电阻取决于通过电介质或电解质的导电路径的形成与消除。还存在相变存储器(PCM)，对于它，单元的电阻率取决于硫族化合物的晶态或非晶态。尽管用于这些(以及可能的其他的)电阻存储器技术的基础存储器元件可以变化，但用于从它们读写的方法在电气上是类似的，并且由本发明的实施例缩所包含。

将二进制“0”或“1”写入单元中典型地包括驱动所施加的电流通过单元中电阻元件或驱动跨所述电阻元件的电压，以迫使其进入较高电阻率状态或较低电阻率状态(例如，借助STT-MRAM的自旋转移矩、PCM的加热、ReRAM的金属迁移或者CBRAM的金属离子流)。

不幸的是，可靠且非破坏性地读取这种电阻存储器元件会有挑战性的。其典型地依赖于可靠且非破坏性地检测存储器元件的电阻。现有解决方案典型地将恒定DC电流或电压施加到存储器元件。感测放大器或电流镜随后利用已知电阻将得到的电流或电压电平与参考单元的电流或电压电平相比较。在标称供电电平下，这种读取操作可存在破坏数据的风险，因为电流或电压容易超过改变存储器元件的状态所必需的大小。电压箝位可以减小施加到存储器元件的电流和电压的大小，但此解决方案通常降低读取余量(margin)并增加不期望的负载。在较高供电电压下操作感测放大器或电流镜可以恢复丢失的读取余量，但这会需要以额外的调节器、电源和/或特殊高电压设备为相当大的代价。另外，现有解决方案通常需要施加连续且恒定的电流，以便在对感测放大器或电流镜的输出进行采样之前到达稳态。随着连续DC电流流动的持续时间增大，破坏数据的风险也增大。因此，可期望新的方案。

在一些实施例中，检测电阻存储器单元中的电阻可以使用脉冲边沿来完成。例如，可以通过电阻存储器数据单元施加脉冲，通过参考延迟电路施加另一个脉冲，以便确定哪条路径具有较大延迟，以便确定考虑中的数据单元的电阻状态。

图1示出了根据一些实施例的用于读取电阻存储器单元阵列中存储器单元的电路。该电路通常包括数字控制逻辑110、超前/滞后检测器170、和电阻元件存储器阵列，所述电阻元件存储器阵列包括M行和N列数据位单元142、参考延迟电路143和地址解码器150，如所示地耦合。所示的参考延迟电路143包括低级(R_L)单元144和高级(R_H)单元146。

阵列还包括存取器件(例如，传输门、PMOS晶体管、NMOS晶体管)132、134和136，以用于解码器150经由控制线(Ysel、WordLn、Ref SeL)控制对期望的数据单元和相应的参考单元的访问。还包括了电平移位器160，如果希望，其在一些实施例中可以用于将脉冲信号(Pulse_Out_Data和Pulse_Out_Ref)移动到用于超前/滞后检测器170的适合的电平。(应理解，图中所示的阵列配置、行-列结构等不指示任何特定配置。例如，可以调换行与列，可以以任何适合的方式解码单元。此外，如果参考单元用于实施参考延迟电路，它们不必在行或列的末端彼此紧挨着。它们可以以任何适合的方式散布到行、列或其他组织结构中。)