[发明专利]晶体管、存储器单元及半导体构造

说明书

技术领域

本发明涉及晶体管、存储器单元及半导体构造。

背景技术

存储器为一种类型的集成电路且用于计算机系统中以存储数据。通常，以一或多个阵列的个别存储器单元制造集成存储器。所述存储器单元可为易失性、半易失性或非易失性。非易失性存储器单元可存储数据达延伸时间段且在一些情况中可在缺少电力的情况下存储数据。易失性存储器消散且因此被刷新/重新写入以维持数据存储。

所述存储器单元经配置以保持或存储至少两种不同可选状态中的信息。在二进制系统中，所述状态被视为“0”或“1”。在其它系统中，至少一些个别存储器单元可经配置以存储两种以上可选状态的信息。

动态随机存取存储器(DRAM)是一种类型的存储器且使用于许多电子系统中。DRAM单元可包括与电荷存储装置(例如，电容器)组合的晶体管。DRAM具有快速读/写的优点；但具有高易失性(通常每秒需要数百次的刷新)及在电力损耗时被擦除的缺点。

所以需要开发改进的存储器装置。

附图说明

图1为说明并入到实例性实施例存储器单元中的实例性实施例晶体管的半导体构造的一部分的示意横截面视图。

图2示意地说明在两种不同实例性存储器状态中的图1的存储器单元。

图3到7示意地说明并入到实例性实施例存储器单元中的实例性实施例晶体管。

图8说明包括图1的实例性实施例晶体管的另一实施例存储器单元。

具体实施方式

一些实施例包含晶体管，其包括并入到栅极电介质中的铁电材料。在一些实施例中，此类晶体管可并入到存储器单元中。参考图1到8描述实例性实施例。

参考图1，实例性实施例存储器单元40经说明为半导体构造10的部分。

构造10包含基底12。基底12可包括半导体材料及在一些实施例中可包括单晶硅，本质上由单晶硅组成，或由单晶硅组成。在一些实施例中，基底12可被视为包括半导体衬底。术语“半导体衬底”意指包括半导体材料的任何构造，包含(但不限于)块体半导体材料，例如半导体晶片(单独地或以包括其它材料的组合件形式)及半导体材料层(单独或以包括其它材料的组合件形式)。术语“衬底”是指任何支撑结构，包含(但不限于)上文所描述的半导体衬底。在一些实施例中，基底12可对应于含有与集成电路制造相关联的一或多种材料的半导体衬底。所述材料中的一些可在基底12的所展示区域的下方及/或可与基底12的所展示区域侧向邻近；且可对应于(例如)耐火金属材料、势垒材料、扩散材料、绝缘体材料等等中的一或多者。

晶体管栅极14延伸到基底12中。所述晶体管栅极包括栅极材料16。此栅极材料可为任何适当的组合物或所述组合物的组合；及在一些实施例中可包括以下各项中的一或多者，本质上由以下各项中的一或多者组成，或由以下各项中的一或多者组成：各种金属(例如，钨、钛等等)、含有金属的组合物(例如，金属氮化物、金属碳化物、金属硅化物等等)及导电掺杂半导体材料(例如，导电掺杂硅、导电掺杂锗等等)。在一些实例性实施例中，栅极材料16可包括以下各项中的一或多者，本质上由以下各项中的一或多者组成，或由以下各项中的一或多者组成：氮化钛、氮化铝钛、氮化钨、氮化铜及氮化钽。

栅极电介质18介于栅极材料14与基底12之间。所述栅极电介质经配置为沿图1的横截面的开口向上的容器24且栅极14在此容器内。在图1的实施例中，所述栅极电介质包括两种单独材料20及22，其可分别称为第一材料及第二材料。第一材料20形成容器24的外边界且直接抵靠半导体基底12。第二材料22介于第一材料20与栅极14之间。在一些实施例中，第一材料20为非铁电材料且第二材料为铁电材料。在此类实施例中，第一材料20可包括二氧化硅及氮化硅中的一或两者，本质上由二氧化硅及氮化硅中的一或两者组成，或由二氧化硅及氮化硅中的一或两者组成；且第二材料22可包括以下各项中的一或多者，本质上由以下各项中的一或多者组成，或由以下各项中的一或多者组成：钇掺杂氧化锆、钇掺杂氧化铪、镁掺杂氧化锆、镁掺杂氧化铪、硅掺杂氧化铪、硅掺杂氧化锆及钡掺杂氧化钛。因此，在一些实施例中，第一材料20可包括硅、氮及氧中的一或多者；且第二材料22可包括Hf、Zr、Si、O、Y、Ba、Mg及Ti中的一或多者。

在一些实施例中，铁电材料22可具有在从大约10埃到大约200埃的范围内的厚度，且非铁电材料20可具有在从大约10埃到大约20埃的范围内的厚度。