[发明专利]多维结构访问

说明书

技术领域

本发明涉及对多维、微观结构的处理以提供对内部结构的电气访问。

背景技术

随着半导体制造工艺将更多电路包装到更小的封装中，集成电路（IC）设计变得更加三维（3D）。难以测量、分析和定位3D微观（包括纳米观）结构中的故障。

工程师通常将基于例如电路部件的异常电气特性来识别他想要研究的感兴趣的区域（ROI）。常规IC中的大多数ROI被局限到平面区域中的小体积器件。例如，静态随机存取存储器（SRAM）或常规的“与非”（NAND）闪存单元均占有不同的X和Y位置，具有Z方向上的小体积有源区。工程师通常通过以逻辑位或门地址开始来识别ROI，其然后可以映射到结构的有源区域中的物理X/Y位置。

ROI常常被埋藏在绝缘体和导体的层之下。一旦识别出ROI，电路就可以被“逆向处理（deprocess）”，也就是说，可以移除上层结构以暴露ROI。当前的逆向处理技术通常以平面的方式提供对结构的访问——离子束铣削创建与器件表面正交的表面以便允许成像、探查或其他定位技术。同样地，劈开晶片或平行研磨（parallel-lapping）逆向处理提供对结构的平面的访问。

分析ROI的技术包括例如微探查，其中导电探测器接触到IC上的导体以施加和/或测量电压或电流。用于分析ROI的另一技术是电压对比成像，其中在向电路的一部分施加电压的同时获得对成像表面上的任何电压敏感的带电粒子束图像。其他分析技术包括扫描探测器显微术，诸如扫描电容显微术，其中在感兴趣的区域之上扫描精细探测器并且监视探测器的电气或物理特性。如本文使用的，分析技术包括成像技术。

当前的技术将位置映射在集成电路上，如同器件是其中建筑物仅具有一层的城市——简单地得到街道地址足以将邮件递送到正确位置。新兴的三维（3D）IC制造技术不将有源区（即，晶体管或存储器单元）约束到Z方向上的一个平面——有源区占有3D器件的许多层级。城市地图现在由摩天楼填充——地址信息需要参考邮件要被递送到哪层。不是识别感兴趣的2D区域，工程师将需要三个维度上的感兴趣的体积（VOI）的独特隔离。

对于3D IC结构，提供平面访问的现有技术固有地限于结构的两个维度，导致对VOI的更复杂或不可能的最终访问。

发明内容

本发明的实施例提供对三维结构的内部部件的电气访问。

从单个视角暴露样本内的多个平面以用于成像和/或探查。例如，可以以非正交的角度铣削样本以暴露不同层作为有斜率的（sloped）表面。非正交铣削暴露多个平行导体平面的边缘以提供从上方对多个层级的访问。一旦被暴露，就可以访问平面例如以用于与用于施加或感测电压的电气探测器接触。可以例如通过从样本表面对暴露层向下计数来识别要接触的暴露层的层级，由于非正交铣削使所有层从上方可见。可替换地，可以与表面正交地对样本进行铣削，并然后使样本倾斜和/或旋转以提供对器件的多个层级的访问。优选地与感兴趣的区域远离地执行铣削以在最小化对所述区域的损害的同时提供对所述区域的电气访问。

可以例如使用电路编辑类型技术来对暴露层应用附加处理，诸如钝化、在样本的部分上沉积绝缘体、切割电路和沉积导体以改变特性或创建探查点。

前文已经相当宽泛地概述了本发明的特征和技术优势，以使得下文的本发明的详细描述可以被更好地理解。后文将描述本发明的附加特征和优势。本领域技术人员应领会的是，公开的概念和特定实施例可以被容易地用作用于修改或设计用于执行本发明的相同目的的其他结构的基础。本领域技术人员还应认识到，这样的等价构造不背离如随附权利要求中所阐述的本发明的精神和范围。

附图说明

为了本发明及其优势的更透彻的理解，现参考结合附图进行的以下描述，在附图中：

图1示出具有沟槽铣削在其中以暴露垂直面的3D储存器件；

图2是图1的3D储存器件的自顶向下视图；

图3示出根据本发明的实施例铣削的3D储存器件；

图4是示出图3的储存器件的自顶向下视图；

图5示出在不要求以一定角度对工件表面进行铣削的情况下提供对埋藏的导电层的访问的倾斜工件的部分；

图6是示出本发明的实施例的步骤的流程图；以及

图7示意性地示出能够用于实现本发明的双射束系统。

具体实施方式