[发明专利]同步数字系统中片上时钟的自动选择

权利要求书

1.一种被包括在芯片上的同步数字系统，所述同步数字系统包括：

同步数字逻辑，被配置为利用主时钟信号操作；

片上时钟信号发生器，被配置为独立于由所述同步数字系统接收的外部时钟信号而生成第一时钟信号；以及

时钟信号选择器电路，被配置为在多个时钟信号之间进行选择以用作所述主时钟信号，其中所述多个时钟信号包括所述第一时钟信号和依赖于所述外部时钟信号的信号，其中所述时钟信号选择器电路还被配置为：

当时钟选择覆盖信号指示正常操作时，至少部分地基于软件可配置寄存器的内容在所述多个时钟信号之间进行选择；以及

当所述时钟选择覆盖信号指示需要选择片上生成的时钟信号用作所述主时钟信号的条件时，选择所述第一时钟信号。

2.如权利要求1所述的同步数字系统，其中所述时钟选择覆盖信号包括篡改检测信号，并且其中指示需要选择片上生成的时钟信号用作所述主时钟信号的条件的所述时钟选择覆盖信号包括指示可能篡改所述同步数字系统的所述篡改检测信号。

3.如权利要求2所述的同步数字系统，其中所述同步数字逻辑被配置为：

响应于指示可能篡改所述同步数字系统的所述篡改检测信号，执行需要持续时钟信号的安全措施，其中所述选择所述第一时钟信号使所述安全措施能够被执行，而不考虑所述外部时钟信号是否停止。

4.如权利要求3所述的同步数字系统，其中所述安全措施包括清除所述同步数字逻辑的状态信息。

5.如权利要求1所述的同步数字系统，其中所述时钟选择覆盖信号包括时钟丢失信号，并且其中指示需要选择片上生成的时钟信号用作所述主时钟信号的条件的所述时钟选择覆盖信号包括指示预见到所述外部时钟信号丢失的所述时钟丢失信号。

6.如权利要求1所述的同步数字系统，其中所述片上时钟信号发生器包括环形振荡器。

7.如权利要求1所述的同步数字系统，其中所述时钟信号选择器电路被配置为在所述多个时钟信号之间通过编程选择，而不会造成所述同步数字系统中由时钟引起的错误。

8.如权利要求7所述的同步数字系统，其中所述时钟信号选择器电路包括抗尖峰脉冲时钟多路复用器，被配置为在所述多个时钟信号之间进行选择以用作所述主时钟信号。

9.一种避免被包括在芯片上的同步数字系统中的时钟信号错误的方法，所述方法包括：

提供第一时钟信号作为用于所述同步数字系统的主时钟，其中所述第一时钟信号依赖于由所述同步数字系统接收的外部时钟信号；

接收指示需要选择片上生成的时钟信号以用作所述主时钟的条件的时钟选择覆盖信号；及

响应于所述接收，将第二时钟信号选作所述主时钟，其中所述第二时钟信号由片上时钟信号发生器独立于所述外部时钟信号生成的。

10.如权利要求9所述的方法，其中所述接收所述时钟选择覆盖信号包括：接收指示可能篡改所述同步数字系统的篡改检测信号。

11.如权利要求10所述的方法，还包括：响应于指示可能篡改所述同步数字系统的所述篡改检测信号，执行需要持续时钟信号的安全措施，其中所述选择所述第一时钟信号使所述安全措施能够被执行，而不考虑所述外部时钟信号是否停止。

12.如权利要求11所述的方法，其中所述执行所述安全措施包括：执行清除所述同步数字系统的状态信息的步骤，其中在所述执行期间所述第二时钟信号被用作所述主时钟。

13.如权利要求9所述的方法，其中所述接收所述时钟选择覆盖信号包括：接收指示预见到所述外部时钟信号丢失的信号。

14.如权利要求9所述的方法，其中所述片上信号发生器包括环形振荡器。

15.如权利要求9所述的方法，其中所述选择所述第二时钟信号作为所述主时钟被执行而不会造成所述同步数字系统中由时钟引起的错误。

16.如权利要求15所述的方法，其中所述选择所述第二时钟信号作为所述主时钟被一个或多个抗尖峰脉冲时钟多路复用器执行。