[发明专利]同步数字系统中片上时钟的自动选择

说明书

技术领域

本申请涉及电子系统并且，更具体而言，涉及数字电子系统中的时钟信号分配网络，并且尤其涉及包含许多处理单元的集成电路(IntegratedCircuit，IC)芯片中的时钟分配。

背景技术

对于大型昂贵的计算机系统，它们的经济性决定了它们要一直保持繁忙。按照惯例，性能是作为每秒的计算来测量的。对于小型不昂贵的计算机，持续的高速操作是不要求的，并且对于靠电池操作的设备甚至是个障碍。计算机和数字信号处理器(DigitalSignalProcessor，DSP)的性能越来越多地是以每秒每瓦的计算或者所使用的每焦耳能量的计算来测量的。

虽然存在需要一次数小时的高性能操作的娱乐应用，但是小型计算机的大部分使用对于高性能的突发需要少于一分钟。实际上，当小型嵌入式计算机或数字信号处理器(DSP)以降低的速度就可以良好地工作时，存在许多时间间隔。由于用于微型计算机的电路技术消耗与计算速度成比例的电力；因此以降低的速度运行的机会是降低功耗并节省电池电量的机会。对于个人电子设备(PersonalElectronicDevice，PED)，机会可以是最大的，其中人的兴趣和注意力把高度可变的需求放在微型计算机和嵌入在其中的DSP上。

单处理器系统

在只有一个处理单元的计算机中，处理器可以通过写到生成系统时钟信号的特定电路来调节其自己的速度。这可以被用来使系统时钟频率匹配平均工作量。但是，降低的系统时钟频率(或速率)也放慢了操作系统软件的驻留内核及其响应时间。依赖于实现，当机器为了每秒更多计算的性能类型而需要升到更快的时钟速率时，用户会注意到停顿。

单处理器计算机及其控制软件也常常具有用户可调节的暂停(time-out)；并且硬件中的断电模式越多，系统可以越精细地使其功率使用适应实际的计算需求。例如，在初始暂停之后处理器可以切换到降低的速度和降低的供给电压状态；在更长的暂停之后切换到时钟停止状态；并且在更长的暂停之后切换到低电压睡眠状态。这些低电压状态把数据维持在易失性存储器中，这对于快速重新激活是有利的。如果处理器的电源被完全切断，则其易失性存储器中的数据丢失；并且在处理器重新激活时，数据将必须从非易失性存储器重新加载。

多处理器系统

大型多处理器系统已经开辟了许多技术来提高每秒的计算，但是对于电源管理不太积极。随着利用包含多个处理单元的不昂贵IC芯片的PED的来临，对能量效率的需求增加了许多。

多处理的优点包括对于为了并行执行而被转换的算法有高得多的计算吞吐量，以及由于过程分离到不同的处理器和存储器上而产生的增加的可靠性和安全性。在多处理器系统中，在其自己的处理器上执行的监督过程更不可能被在其它处理器上执行的应用过程延迟。

在应用中，依赖于外部事件，一些处理器可以被放慢而其它被加速。例如，用于显示视频数据的视频处理器的性能许多都依赖于数据的类型和用户行为。(在这个例子中，视频处理器可以是专用于视频的单个单元，或者可以是被编程为以并行方式处理视频的一组处理元件。)如果用户在编辑视频，这在运动的显示中会有频繁的停顿。在停顿时，视频处理器可以降低至空闲速度，准备好作出响应但是比全速耗散更少的功率。同时，用户接口可以由为了进行用户交互而被优化的不同处理器处理。

在多处理器系统中节省电力的另一条途径是安排多个处理器在各种时钟频率上运行-快的时钟用于计算中的关键路径，而较慢的时钟用于其它部分。由于节省电力的机会高度依赖于应用软件，因此时钟分配硬件应当是可配置的，优选地可从应用软件快速配置。

多处理器阵列