[发明专利]非易失性半导体存储装置及其测试方法

权利要求书

1.一种非易失性半导体存储装置，其进行检查比特的检错和纠正，其特征在于，该非易失性半导体存储装置具有：

非易失性半导体存储元件阵列，其将由m比特的数据比特用存储元件与n比特的检查比特用存储元件构成的1个单元作为基本单位，用于存储数据比特与检查比特；

纠错码生成电路，其根据从所述非易失性半导体存储元件阵列读出的1个单元的数据比特与检查比特生成纠错码；

控制信号生成电路，其输出用于切换第1状态与第2状态的控制信号；

多路转换器，其被输入第2状态用数据以及所述m比特的数据比特中的与所述第2状态用数据相同比特数的第1状态用数据，且根据所述控制信号选择输出所述第1状态用数据与所述第2状态用数据，所述第2状态用数据包含n比特的所述检查比特和2比特的固定值或包含n比特的所述检查比特；以及

纠错电路，其根据所述纠错码对所输入的m比特的数据进行纠错，

在所述第1状态下，所述纠错电路对所述m比特的数据比特中的除去了所述第1状态用数据后的数据和所述第1状态用数据这m比特的数据进行纠错，在所述第2状态下，所述纠错电路对所述m比特的数据比特中的除去了所述第1状态用数据后的数据和所述第2状态用数据这m比特的数据进行纠错。

2.根据权利要求1所述的非易失性半导体存储装置，其特征在于，

所述纠错电路根据所述控制信号以与所述第2状态用数据对应的方式对所述纠错码进行切换。

3.根据权利要求1所述的非易失性半导体存储装置，其特征在于，

所述非易失性半导体存储装置还具有CG偏置切换电路，

所述CG偏置切换电路对内部生成的偏置电压与检查用偏置电压进行切换并施加给所述非易失性半导体存储元件阵列。

4.一种非易失性半导体存储装置的测试方法，该非易失性半导体存储装置进行检查比特的检错和纠正，其特征在于，该非易失性半导体存储装置的测试方法具有如下步骤：

在用于存储数据比特与检查比特的非易失性半导体存储元件阵列中写入所述数据比特与所述检查比特全部为0或者全部为1；

从所述非易失性半导体存储元件阵列读出所述数据比特与所述检查比特；

通过纠错码生成电路根据所述数据比特与所述检查比特生成纠错码；

通过多路转换器对第2状态用数据以及所述数据比特中的与所述第2状态用数据相同比特数的第1状态用数据进行切换输出，所述第2状态用数据包含n比特的所述检查比特和2比特的固定值或包含n比特的所述检查比特；以及

在第1状态下，通过纠错电路根据所述纠错码对所述数据比特中的除去了所述第1状态用数据后的数据和所述第1状态用数据进行纠错，在第2状态下，通过纠错电路根据所述纠错码对所述数据比特中的除去了所述第1状态用数据后的数据和所述第2状态用数据进行纠错。

5.根据权利要求4所述的非易失性半导体存储装置的测试方法，其特征在于，该非易失性半导体存储装置的测试方法还具有如下步骤：

通过CG偏置切换电路对内部生成的偏置电压与检查用偏置电压进行切换并施加给所述非易失性半导体存储元件阵列。