[发明专利]半导体装置

说明书

为了提供ESD耐受能力高的半导体装置，形成了如下的半导体装置(IC)：接地电压布线(22a)通过自身的布线方向的一端与接自外部连接用的接地电压焊盘的布线(22b)电连接，输入电压布线(23a)通过自身的布线方向的一端与接自外部连接用的输入电压焊盘的布线(23b)电连接，接地电压布线(22a)的一端和输入电压布线(23a)的一端以NMOS晶体管(10)的中心为中心而大致对置。

技术领域

本发明涉及具有ESD(静电放电)保护电路用的NMOS晶体管的半导体装置。

背景技术

首先，对以往的半导体装置进行说明。图2是示出以往的半导体装置的俯视图。

在保护内部电路不受ESD影响的ESD保护电路中，通常使用NMOS晶体管。该NMOS晶体管的样式(pattern)例如如图2所示那样布置。

NMOS晶体管90具有交替配置的多个源和多个漏、形成在各个源与漏之间的多个且为偶数个的沟道、以及设置在各个沟道上的栅98。栅98是多指型的栅，由一个多晶硅构成，各源分别与源布线99连接，各漏分别与漏布线97连接。该漏布线97被延长而与焊盘80连接(例如参照专利文献1)。

现有技术文献

专利文献

专利文献1：日本特开2005-294740号公报(图1)

发明内容

发明所要解决的课题

这里，在由专利文献1公开的技术中，在图2中，由于源布线99被从图的下方连接，因此NMOS晶体管90的面对图中下方的沟道的源布线99的寄生电阻的值比面对图中上方的沟道的源布线99的寄生电阻的值低。即，与各沟道相关的源布线99的寄生电阻的值不同。

因此，在各沟道中，难以均匀地流动基于ESD的浪涌电流。换个角度来看，浪涌电流容易集中于特定的沟道。这里，浪涌电流容易集中于图中下方的沟道。因此，在ESD保护电路用的NMOS晶体管90中，容易产生局部发热所引起的损坏，从而导致ESD耐受能力降低。

本发明是鉴于上述课题而完成，提供一种ESD耐受能力高的半导体装置。

用于解决课题的手段

本发明为了解决上述课题，提供一种半导体装置，该半导体装置具有ESD保护电路用的NMOS晶体管，该半导体装置的特征在于，具有：所述NMOS晶体管，其具有交替配置的多个源和多个漏、所述源与所述漏之间的多个且为偶数个的沟道、以及设置在多个所述沟道上的多个栅；接地电压布线，其通过自身的布线方向的一端与接自外部连接用的接地电压焊盘的布线电连接；输入电压布线，其通过自身的布线方向的一端与接自外部连接用的输入电压焊盘的布线电连接；多个源布线，它们分别将所述接地电压布线和多个所述源电连接；多个漏布线，它们分别将所述输入电压布线和多个所述漏电连接；以及多个栅布线，它们分别将所述接地电压布线和多个所述栅电连接，所述接地电压布线的一端和所述输入电压布线的一端以所述NMOS晶体管的中心为中心而大致对置。

发明的效果

本发明中，在NMOS晶体管的各沟道中，虽然与各沟道相关的源布线和漏布线的寄生电阻的值不同，但源布线的寄生电阻和漏布线的寄生电阻的合计电阻值大致相等。这样，在各沟道中容易均匀地流过浪涌电流。即，浪涌电流难以集中于特定的沟道。因此，在ESD保护电路用的NMOS晶体管中，不易产生因局部发热所引起的破坏，ESD耐受能力提高。

附图说明

图1是半导体装置的俯视图。

图2是示出以往的半导体装置的俯视图。

具体实施方式

以下，参照附图来说明本发明的实施方式。