[发明专利]基于鳍状物的晶体管架构上的平面器件

说明书

本发明公开了用于在基于鳍状物的场效应晶体管(finFET)制造工艺流程期间在finFET架构上形成平面状晶体管器件的技术。在一些实施例中，平面状晶体管可以包括例如半导体层，其被生长为本地融合/桥接finFET架构的多个相邻鳍状物并且随后被平面化以提供其上可以形成平面状晶体管的高质量平面表面。在一些实例中，半导体融合层可以是桥接的外延生长，例如包括外延硅。在一些实施例中，这种平面状器件可以有助于例如模拟、高电压、宽Z晶体管制造。同样，在finFET流程期间提供这种平面状器件可以允许例如形成如下晶体管器件：呈现较低电容、较宽的Z、和/或较少的高电场位置，以用于改进的高电压可靠性，在一些实例中，这可以使这种器件有利于模拟设计。

背景技术

深亚微米工艺节点(例如，32nm及以后)中的集成电路设计涉及许多重大挑战，并且包含诸如晶体管等的微电子部件的电路已经面临这些水平下的特定复杂问题，例如关于实现用于模拟设计的缩放的器件特征的那些问题。连续的工艺缩放将使这种问题加剧。

附图说明

图1A-1F示出了根据实施例的集成电路(IC)制造工艺流程。

图1A是根据实施例而配置的IC的截面侧视图。

图1B是根据实施例的在形成阻挡层之后的图1A的IC的截面侧视图。

图1C是根据实施例的在融合层的形成期间的图1B的IC的截面侧视图。

图1D是根据实施例的在融合层进一步形成之后的图1C的IC的截面侧视图。

图1E是根据实施例的在去除阻挡层并且使融合层平面化之后的图1D的IC的截面侧视图。

图1F是根据实施例的在形成栅极线之后的图1E的IC的截面侧视图。

图2A-2L示出了根据另一个实施例的IC制造工艺流程。

图2A是根据实施例而配置的IC的截面透视图。

图2B是根据实施例的在形成浅沟槽隔离(STI)层之后的图2A的IC的截面透视图。

图2C是根据实施例的在使IC平面化之后的图2B的IC的截面透视图。

图2D是根据实施例的在使STI层凹陷之后的图2C的IC的截面透视图。

图2E是根据实施例的在形成阻挡层之后的图2D的IC的截面透视图。

图2F是根据实施例的在使阻挡层图案化之后的图2E的IC的截面透视图。

图2G是根据实施例的在形成融合层之后的图2F的IC的截面透视图。

图2H是根据实施例的在去除经图案化的阻挡层之后的图2G的IC的截面透视图。

图2I是根据实施例的在形成牺牲层之后的图2H的IC的截面透视图。

图2J是根据实施例的在使IC平面化之后的图2I的IC的截面透视图。

图2K是根据实施例的在去除经平面化的牺牲层之后的图2J的IC的截面透视图

图2L是根据实施例的在形成栅极之后的图2K的IC的截面透视图。

图3A和图3B是根据实施例的图2L的IC器件的截面透视图。

图4示出了根据示例性实施例的利用使用公开的技术所形成的IC结构或器件来实施的计算系统。