[发明专利]将双单元的存储数据屏蔽而进行输出的半导体器件

权利要求书

1.一种半导体器件，其特征在于，具有：

存储阵列，其包含多个双单元，该双单元由通过阈值电压的不同来保持二进制数据、且各自能够电重写的第1存储元件和第2存储元件构成；和

输出电路，其在接收到所述双单元的读出请求时，在构成所述双单元的第1存储元件的阈值电压比擦除判断电平小、且构成所述双单元的第2存储元件的阈值电压比所述擦除判断电平小的情况下，将所述双单元的存储数据屏蔽而进行输出。

2.如权利要求1所述的半导体器件，其特征在于，

所述输出电路在接收到所述双单元的读出请求时，在构成所述双单元的第1存储元件的阈值电压比擦除判断电平小、且构成所述双单元的第2存储元件的阈值电压比所述擦除判断电平小的情况下，输出固定值。

3.如权利要求1所述的半导体器件，其特征在于，

所述输出电路包含差动放大部，该差动放大部根据所述双单元的读出请求，在第1模式中将根据所述第1存储元件的阈值电压而在第1位线中产生的电压、与通过与恒流源连接而在第2位线中产生的电压之差放大，在第2模式中将根据所述第2存储元件的阈值电压而在所述第2位线中产生的电压、与通过与所述恒流源连接而在所述第1位线中产生的电压之差放大，在第3模式中将根据所述第1存储元件的阈值电压而在所述第1位线中产生的电压、与根据所述第2存储元件的阈值电压而在所述第2位线中产生的电压之差放大，所述输出电路在接收到所述双单元数据的读出请求时，依次执行所述第1模式、所述第2模式、所述第3模式的处理。

4.如权利要求3所述的半导体器件，其特征在于，

所述半导体器件包含：

与所述第1存储元件连接的第3位线；和

与所述第2存储元件连接的第4位线，

所述差动放大部包含：

放大器，其将所述第1位线与所述第2位线的电位差放大；

第1开关，其在所述第1模式中将所述第1位线和所述第3位线连接，在所述第2模式中将所述第2位线和所述第4位线连接，在所述第3模式中将所述第1位线和所述第3位线连接，且将所述第2位线和所述第4位线连接；和

第2开关，其在所述第1模式中将所述恒流源和所述第2位线连接，在所述第2模式中将所述恒流源和所述第1位线连接。

5.如权利要求4所述的半导体器件，其特征在于，

所述差动放大部包含：

在通过所述放大器放大后将所述第1位线的电压输出的第1输出驱动器；和

在通过所述放大器放大后将所述第2位线的电压输出的第2输出驱动器。

6.如权利要求5所述的半导体器件，其特征在于，

所述输出电路包含接收所述差动放大部的输出的数据输出部，

所述数据输出部包含：

第1存储部，其存储所述第1模式中的所述差动放大部的输出；

第2存储部，其存储所述第2模式中的所述差动放大部的输出；

第3存储部，其存储所述第3模式中的所述差动放大部的输出；和

输出控制电路，其在所述第1存储部中存储有表示所述第1存储元件的阈值电压比所述擦除判断电平小的数据、且在所述第2存储部中存储有表示所述第2存储元件的阈值电压比所述擦除判断电平小的数据的情况下，输出将存储在所述第3存储部中的数据屏蔽得到的数据。

7.如权利要求6所述的半导体器件，其特征在于，

所述输出电路具有选择器，该选择器在所述第1模式及所述第3模式中，将所述第1输出驱动器的输出选作第1输入值，将所述第2输出驱动器的输出选作第2输入值，

该选择器在所述第2模式中，将所述第2输出驱动器的输出选作所述第1输入值，将所述第1输出驱动器的输出选作所述第2输入值，

所述第1存储部、所述第2存储部及所述第3存储部存储基于所述第1输入值及所述第2输入值的值。