[发明专利]将双单元的存储数据屏蔽而进行输出的半导体器件

说明书

存储阵列(101)包含多个双单元(104)，该双单元(104)由通过阈值电压的不同来保持二进制数据、且各自能够电重写的第1存储元件(102)和第2存储元件(103)构成。输出电路(105)在接收到双单元(104)的读出请求时，在构成双单元(104)的第1存储元件(102)的阈值电压比擦除判断电平小、且构成双单元(104)的第2存储元件(103)的阈值电压比擦除判断电平小的情况下，将双单元(104)的存储数据屏蔽而进行输出。

技术领域

本发明涉及半导体器件，例如涉及包含非易失性存储器的半导体器件。

背景技术

以往，在将互补的数据写入至两个存储单元的半导体非易失性存储器中，公知一种具有空白检查(blank check)功能的半导体非易失性存储器。

例如，日本特开2009-272028号公报(专利文献1)所记载的半导体集成电路具备：包含多个双单元的非易失性存储器(DFL；21)、选择器(SEL_BC)和读出电路(BC_SA)。在双单元的两个非易失性存储单元(MC1、MC2)中写入互补数据，而将其设定成小阈值电压和大阈值电压的组合的写入状态。在两个非易失性存储器(MC1、MC2)中写入非互补数据(称为擦除)，而例如使其均为小阈值电压的空白(blank)状态。选择器(SEL_BC)包含多个开关元件。在空白检查动作期间将选择器(SEL_BC)的开关元件控制为开状态，并将在读出电路的第1输入端子中公共地流动的各双单元的第1总电流与第2输入端子的参考信号比较，从而以高速检测多个双单元为写入状态还是空白状态。

现有技术文献

专利文献

专利文献1：日本特开2009-272028号公报

发明内容

但是，虽然能够通过擦除来使两个非易失性存储器(MC1、MC2)的阈值电压均为低状态，但无法否定擦除前的写入状态下的两个非易失性存储器的阈值电压的大小关系有可能在擦除后也被维持。

因此，存在尽管已擦除但当试着读出时仍会读出与擦除前写入的数据相同的数据的情况，而有可能成为安全上的问题。

其他技术课题和新特征将从本说明书的记述及附图得以明确。

在本发明的一个实施方式的半导体器件中，输出电路在接收到双单元的读出请求时，在构成双单元的第1存储元件的阈值电压比擦除判断电平小、且构成双单元的第2存储元件的阈值电压比擦除判断电平小的情况下，将双单元的存储数据屏蔽而进行输出。

发明效果

根据本发明的一个实施方式，能够防止尽管已擦除但仍会读出擦除前的写入数据。

附图说明

图1是表示第1实施方式的半导体器件的结构的图。

图2是表示从第1实施方式的半导体器件的存储阵列读出双单元数据的处理的顺序的流程图。

图3是表示第2实施方式的微型计算机的结构的图。

图4是表示闪存模块的结构的图。

图5的(a)是表示提供给分裂栅型闪存元件的偏压的例子的图。图5的(b)是表示提供给使用热载流子写入方式的叠栅型闪存元件的偏压的例子的图。图5的(c)是表示提供给使用FN隧穿写入方式的叠栅型闪存元件的偏压的例子的图。

图6的(a)是表示双单元数据存储“0”的状态的图。图6的(b)是表示双单元数据存储“1”的状态的图。图6的(c)是表示双单元数据的初始化状态的图。

图7是双单元数据的读出系统及写入系统的详细的电路结构的例子。

图8是表示差动放大部的结构的图。

图9是表示数据输出部的结构的图。