[发明专利]用于扩展电路频率范围并且用于超频或降频的装置及方法

权利要求书

1.一种用于超频或降频的装置，所述装置包括：

具有反馈分频器的锁定环，所述锁定环用于接收参考时钟并且用于将所述参考时钟与从所述反馈分频器输出的反馈时钟进行比较，并且所述锁定环用于生成输出时钟；

耦合到所述锁定环的后锁定环分频器，所述后锁定环分频器用于接收所述输出时钟并且用于为其它逻辑单元生成基时钟；以及

控制逻辑，所述控制逻辑用于动态调整分别用于所述反馈分频器和所述后锁定环分频器的第一分频器比率和第二分频器比率，以对所述基时钟进行超频或降频，使得所述锁定环在超频或降频的同时保持锁定。

2.根据权利要求1所述的装置，其中，所述锁定环为锁相环或锁频环的其中之一。

3.根据权利要求2所述的装置，还包括一个或多个寄存器以存储用于在所述锁相环锁定时控制振荡器的编码。

4.根据权利要求3所述的装置，其中，所述控制逻辑能够被软件或硬件访问。

5.根据权利要求4所述的装置，其中，所述反馈分频器为分数分频器，并且其中，所述控制逻辑能够操作用于调整所述第一分频器比率以在维持所述锁相环的锁定的同时增大所述输出时钟的频率。

6.根据权利要求5所述的装置，其中，所述控制逻辑能够操作用于在维持所述第一分频器比率的同时维持用于后锁相环分频器的所述第二分频器比率。

7.根据权利要求6所述的装置，其中，所述控制逻辑用于跟踪所述编码，并且用于更新所述第一分频器比率和所述第二分频器比率。

8.根据权利要求7所述的装置，其中，所述控制逻辑用于对所述锁相环再施加所存储的编码，并且用于向所述反馈分频器和所述后锁相环分频器分别提供对所述第一分频器比率和所述第二分频器比率的同步更新。

9.根据权利要求8所述的装置，其中，所述控制逻辑 用于扩展所述基时钟的频率范围。

10.根据权利要求9所述的装置，其中，所述锁相环还包括时间数字转换单元以接收所述参考时钟和所述反馈时钟。

11.根据权利要求10所述的装置，其中，所述锁相环还包括环路滤波器以对所述时间数字转换单元的输出进行滤波。

12.根据权利要求11所述的装置，其中，所述锁相环还包括能够操作用于根据所述环路滤波器的输出而振荡的振荡器，所述振荡器用于生成所述输出时钟。

13.根据权利要求12所述的装置，其中，所述振荡器为数字控制振荡器。

14.根据权利要求12所述的装置，其中，所述振荡器的所述输出时钟被所述反馈分频器接收以生成所述反馈时钟。

15.一种用于超频或降频的方法，所述方法包括：

对锁相环进行锁定以提供基时钟；

在所述锁相环锁定时，存储与所述锁相环的一个或多个部件相关联的编码或值的快照；

在将所述锁相环维持在锁定状态的同时，对所述锁相环的反馈分频器的第一分频器比率进行更新；以及

在维持所述第一分频器比率的同时，对后锁相环分频器的第二分频器比率进行动态更新。

16.根据权利要求15所述的方法，还包括：

确定所述基时钟是否工作在预定顶频率。

17.根据权利要求16所述的方法，还包括：

确定反馈时钟与所述基时钟同步的时间。