[发明专利]具有PCI快速增强的系统和方法

说明书

对链路要退出活动状态进行标识，该链路包括多个通道。基于之前经由该链路发送的数据保持奇偶校验信息，并且在从活动状态退出之前发送该奇偶校验信息的指示。

领域

本公开涉及计算系统，且具体地(而非排他地)涉及点对点互连。

背景技术

半导体处理和逻辑设计方面的进展已允许可存在于集成电路器件上的逻辑数量的增加。因此，计算机系统配置已经从系统中的单个或多个集成电路发展到各个集成电路上存在的多个核、多个硬件线程和多个逻辑处理器、以及此类处理器内集成的其它接口。处理器或集成电路典型地包括单个物理处理器管芯，其中处理器管芯可包括任意数量的核、硬件线程、逻辑处理器、接口、存储器、控制器中枢等等。

由于将更多处理功率装配在更小封装中的能力越来越强，更小的计算设备越来越受欢迎。智能手机、平板、超薄笔记本以及其它用户设备已指数地增长。然而，这些更小的设备依赖于服务器进行超出形状因数的数据存储和复杂处理。作为结果，高性能计算市场(即服务器空间)的需求也已经增加。例如，在现代服务器中，典型地不仅存在具有多个核的单个处理器，而且存在多个物理处理器(也称为多个插槽)，以用于增加计算能力。但由于处理能力随着计算系统中的设备的数量增长，插槽与其它设备之间的通信变得更关键。

实际上，互连已经从主要处理电通信的更传统的多分支总线增长为便于快速通信的充分发展的互连架构。不幸的是，随着未来处理器在甚至更高速率下消耗的需求，对现有互连架构的能力寄予了相应的需求。

附图说明

图1示出包括互连架构的计算系统的实施例。

图2示出包括分层栈的互连架构的实施例。

图3示出将在互连架构内产生或接收的请求或分组的实施例。

图4示出用于互连架构的发射机和接收机对的实施例。

图5示出示例两个连接器互连信道的实施例。

图6是包括通孔的互连结构的横截面的简化框图。

图7是采用通孔桩的反钻的互连的横截面的表示。

图8是表示包括通道错误状态寄存器的能力结构的框图。

图9是示出多通道互连上的数据流的简化图。

图10示出示例分帧令牌码元的表示。

图11是包括示例skip(SKP)有序集的数据流的简化图。

图12是可被报告至错误寄存器的通道错误的的简化框图。

图13A-13D是示出用于报告链路的通道错误的示例技术的流程图。

图14示出包括多核处理器的计算系统的框图的实施例。

图15示出包括多核处理器的计算系统的框图的另一实施例。

图16示出处理器的框图的实施例。

图17示出包括处理器的计算系统的框图的另一实施例。

图18示出包括多个处理器的计算系统的块的实施例。

图19示出被实现为芯片上系统(SoC)的示例系统。

各个附图中的相似附图标记表示相似元件。

具体实施方式