[发明专利]半导体器件及其操作方法

权利要求书

1.一种半导体存储器件，包括：

存储器单元；

页缓冲器，所述页缓冲器包括：第一开关器件和第二开关器件，共同耦接到经由位线而与所述存储器单元耦接的感测节点；以及第一感测锁存单元和第二感测锁存单元，分别经由所述第一开关器件和所述第二开关器件而与所述感测节点耦接；以及

控制逻辑，所述控制逻辑适用于：在验证操作期间，当所述存储器单元的阈值电压经由所述位线反映在所述感测节点上时，分别将第一感测信号和第二感测信号传送至所述第一开关器件和所述第二开关器件，第一感测信号和第二感测信号具有不同的电压电平，

其中，所述第一开关器件和所述第二开关器件中的每个根据感测节点的电压以及所述第一感测信号和所述第二感测信号中的每个的电压而导通或关断，使得感测节点的电压经由第一开关器件和第二开关器件而被传送至第一感测锁存单元和所述第二感测锁存单元作为数据比特。

2.如权利要求1所述的半导体存储器件，其中，所述第一感测锁存单元和所述第二感测锁存单元分别响应于所述第一感测信号和所述第二感测信号而感测第一比特和第二比特。

3.如权利要求2所述的半导体存储器件，其中，在所述验证操作后续的编程操作期间，响应于所述第一比特和所述第二比特而将编程使能电压、编程禁止电压、以及介于所述编程使能电压与所述编程禁止电压之间的电压之中的一种施加给所述位线。

4.如权利要求3所述的半导体存储器件，其中，当所述第一比特和所述第二比特中的每个具有第一逻辑值时，将所述编程使能电压施加给所述位线，

当所述第一比特具有所述第一逻辑值而所述第二比特具有第二逻辑值时，将介于所述编程使能电压与所述编程禁止电压之间的电压施加给所述位线，以及

当所述第一比特和所述第二比特中的每个具有所述第二逻辑值时，将所述编程禁止电压施加给所述位线。

5.如权利要求1所述的半导体存储器件，其中，在所述验证操作期间，所述位线经由所述感测节点而被预充电有从所述第一感测锁存单元和所述第二感测锁存单元中的至少一个传送来的电荷。

6.如权利要求1所述的半导体存储器件，其中，所述页缓冲器还包括：预充电单元，所述预充电单元耦接在电源节点与所述感测节点之间，并且

在所述验证操作期间，所述位线经由所述感测节点而被预充电有从所述预充电单元传送来的电荷。

7.如权利要求1所述的半导体存储器件，其中，所述控制逻辑适用于进一步将第一使能信号和第二使能信号分别传送至所述第一感测锁存单元和所述第二感测锁存单元。

8.如权利要求7所述的半导体存储器件，其中，当所述第一使能信号和所述第二使能信号被禁止时，感测节点的电压经由第一开关器件和第二开关器件而被传送至所述第一感测锁存单元和所述第二感测锁存单元作为数据比特。

9.如权利要求8所述的半导体存储器件，其中，当所述第一使能信号和所述第二使能信号被使能时，所述数据比特被保持在所述第一感测锁存单元和所述第二感测锁存单元中。

10.如权利要求1所述的半导体存储器件，其中，所述第一开关器件响应于所述第一感测信号的电压而将所述感测节点的电压传送至所述第一感测锁存单元作为第一数据比特，所述第二开关器件响应于所述第二感测信号的电压而将所述感测节点的电压传送至所述第二感测锁存单元作为第二数据比特。

11.如权利要求1所述的半导体存储器件，其中，第一感测信号和第二感测信号被同时传送至第一开关器件和第二开关器件。

12.一种操作半导体存储器件的方法，所述方法包括以下步骤：

对与存储器单元耦接的位线预充电；

根据所述存储器单元的阈值电压而将预充电至所述位线的电荷放电；以及

当所述位线的电压被传送至感测节点时，将多个感测信号传送至耦接在所述感测节点与感测锁存单元之间的多个开关器件，所述多个感测信号具有不同的电压电平，

其中，所述多个开关器件中的每个根据感测节点的电压以及相应的感测信号的电压而导通或关断，使得感测节点的电压经由所述多个开关器件而被传送至所述感测锁存单元作为多个数据比特。