[发明专利]半导体器件及其操作方法

说明书

相关申请的交叉引用

本申请要求2013年6月21日提交的申请号为10-2013-0071660的韩国专利申请的优先权，其全部内容通过引用合并于此。

技术领域

本发明的各个实施例涉及电子器件，且更具体而言涉及半导体存储器件。

背景技术

半导体存储器件是利用由例如硅（Si）、锗（Ge）、砷化镓（GaAs）或磷化铟（InP）制成的半导体来实现的存储器件。半导体存储器件可以分类为易失性存储器件和非易失性存储器件。

易失性存储器件在电源切断时不能保持储存的数据。易失性存储器件的例子可以包括静态RAM（SRAM）、动态RAM（DRAM）和同步DRAM（SDRAM）。非易失性存储器件不管电源开/关条件如何都可以保持储存的数据。非易失性存储器件的例子包括只读存储器（ROM）、屏蔽式ROM（MROM）、可编程ROM（PROM）、可擦除可编程ROM（EPROM）、电可擦除可编程ROM（EEPROM）、快闪存储器、相变随机存取存储器（PRAM）、磁性RAM（MRAM）、阻变RAM（RRAM）、以及铁电RAM（FRAM）。快闪存储器可以分类为NOR型存储器和NAND型存储器。

发明内容

本发明的示例性实施例涉及具有改善的速度的半导体存储器件、操作所述半导体存储器件的方法、具有所述半导体存储器件的存储系统、以及具有所述半导体存储器件的计算系统。

根据本发明的一个示例性实施例，一种半导体存储器件可以包括：存储器单元；页缓冲器，所述页缓冲器包括第一开关器件和第二开关器件以及第一感测锁存单元和第二感测锁存单元，所述第一开关器件和所述第二开关器件共同耦接到经由位线与所述存储器单元耦接的感测节点，所述第一感测锁存单元和所述第二感测锁存单元分别经由所述第一开关器件和所述第二开关器件与所述感测节点耦接；以及控制逻辑，所述控制逻辑适用于在验证操作期间当所述存储器单元的阈值电压经由所述位线反映在所述感测节点上时，分别将第一感测信号和第二感测信号传送至所述第一开关器件和所述第二开关器件。所述第一开关器件和所述第二开关器件分别响应于所述第一感测信号和所述第二感测信号而导通或关断，以及由所述第一感测锁存单元和所述第二感测锁存单元来感测数据。

根据本发明的一个实施例，一种操作半导体存储器件的方法可以包括以下步骤：对与存储器单元耦接的位线预充电；将所述存储器单元的阈值电压反映在所述位线上；以及当所述位线的电压被传送至感测节点时，将多个感测信号传送至耦接在所述感测节点与感测锁存单元之间的多个开关器件。所述多个开关器件响应于所述多个感测信号而分别导通或关断，以及将数据传送至所述感测锁存单元。

根据本发明的一个示例性实施例，一种存储系统可以包括：半导体存储器件；以及控制器，所述控制器适用于控制所述半导体存储器件，其中所述半导体存储器件可以包括：存储器单元；页缓冲器，所述页缓冲器包括第一开关器件和第二开关器件以及第一感测锁存单元和第二感测锁存单元，所述第一开关器件和所述第二开关器件共同耦接到经由位线与所述存储器单元耦接的感测节点，所述第一感测锁存单元和所述第二感测锁存单元分别经由所述第一开关器件和所述第二开关器件与所述感测节点耦接；以及控制逻辑，所述控制逻辑适用于在验证操作期间当所述存储器单元的阈值电压经由所述位线反映在所述感测节点上时，分别将第一感测信号和第二感测信号传送至所述第一开关器件和所述第二开关器件。所述第一开关器件和所述第二开关器件分别响应于所述第一感测信号和所述第二感测信号而导通或关断，以及由所述第一感测锁存单元和所述第二感测锁存单元来锁存数据。

根据本发明的一个示例性实施例，一种计算系统可以包括：半导体存储器件，其中所述半导体存储器件包括：存储器单元；页缓冲器，所述页缓冲器包括第一开关器件和第二开关器件以及第一感测锁存单元和第二感测锁存单元，所述第一开关器件和所述第二开关器件共同耦接到经由位线与所述存储器单元耦接的感测节点，所述第一感测锁存单元和所述第二感测锁存单元分别经由所述第一开关器件和所述第二开关器件与所述感测节点耦接；以及控制逻辑，所述控制逻辑适用于在验证操作期间当所述存储器单元的阈值电压经由所述位线反映在所述感测节点上时，分别将第一感测信号和第二感测信号传送至所述第一开关器件和所述第二开关器件，其中所述第一开关器件和所述第二开关器件分别响应于所述第一感测信号和所述第二感测信号而导通或关断，以及由所述第一感测锁存单元和所述第二感测锁存单元来锁存数据。

附图说明

图1是说明半导体存储器件的框图。