[发明专利]静电保护电路

权利要求书

1.一种静电保护电路，所述静电保护电路包含有一静电检测电路及一硅控整流器电路；

其中该静电检测电路包含有：

一第一电晶体，所述第一电晶体的源极连接至一第一端点，闸极连接至一第一节点，汲极连接至一第二节点；

一第二电晶体，所述第二电晶体的汲极连接至该第二节点，闸极连接至该第一节点，源极连接至一第二端点；

一第一电阻，所述第一电阻连接于该第一端点及该第一节点之间；

一电容，所述电容连接于该第一节点与该第二端点之间；其中该硅控整流器电路包含有：

一第三电晶体，所述第三电晶体的射极连接至该第一端点，集极连接至该第二节点；

一第四电晶体，所述第四电晶体的射极连接至该第二端点，基极连接至该第二节点，集极连接至该第三电晶体的基极；

其中该第一端点是连接至一直流电源的高电位端，而该第二端点是连接至该直流电源的低电位端。

2.根据权利要求1所述的静电保护电路，其中该硅控整流器电路进一步包含有：

一第二电阻，所述第二电阻连接于该第一端点及该第三电晶体的基极之间；及

一第三电阻，所述第三电阻连接于该第二节点及该第二端点之间。

3.根据权利要求1或2所述的静电保护电路，其中静电检测电路的第一电晶体为一PMOS电晶体，而该第二电晶体为一NMOS电晶体；其中该硅控整流器电路的第三电晶体为一PNP型双极性电晶体，而该第四电晶体为一NPN型双极性电晶体。

4.一种静电保护电路，所述静电保护电路包含有一静电检测电路及一硅控整流器；

其中该静电检测电路包含有：

一第一电晶体，所述第一电晶体的源极连接至一第一端点，闸极连接至一第一节点，汲极连接至一第二节点；

一第二电晶体，所述第二电晶体汲极连接至该第二节点，闸极连接至该第一节点，源极连接至一第二端点；

一第一电阻，所述第一电阻连接于该第一端点及该第一节点之间；

一电容，所述电容连接于该第一节点与该第二端点之间；其中该硅控整流器包含有：

一具有一第一导电型的半导体基板，所述半导体基板包含有：

一具有第二导电型的第一掺杂区域；

一具有第一导电型的第二掺杂区域，所述第二掺杂区域位于该第一掺杂区域内，并连接至该第一端点；

一具有第一导电型的第三掺杂区域，所述第三掺杂区域位于该第一掺杂区域内；

一具有第一导电型的第四掺杂区域，所述第四掺杂区域位于该第三掺杂区域内，并连接至该第二节点；

一具有第二导电型的第五掺杂区域，所述第五掺杂区域位于该第三掺杂区域内，并连接至该第二端点。

5.根据权利要求4所述的静电保护电路，其中该第四掺杂区域与该第三掺杂区域的接触面积大于该第五掺杂区域与该第三掺杂区域的接触面积。

6.根据权利要求4所述的静电保护电路，其中该硅控整流器进一步包含有：

一具有第二导电型的第六掺杂区域，所述第六掺杂区域位于该第一掺杂区域内，并包覆该第二掺杂区域；

一具有第二导电型的第七掺杂区域，所述第七掺杂区域位于该第六掺杂区域内，并连接至该静电检测电路的第一端点；

一具有第一导电型的第八掺杂区域，所述第八掺杂区域位于该第三掺杂区域内，并连接至该静电检测电路的第二端点。

7.根据权利要求5所述的静电保护电路，其中该硅控整流器进一步包含有：

一具有第二导电型的第六掺杂区域，所述第六掺杂区域位于该第一掺杂区域内，并包覆该第二掺杂区域；

一具有第二导电型的第七掺杂区域，所述第七掺杂区域位于该第六掺杂区域内，并电连接至该静电检测电路的第一端点；

一具有第一导电型的第八掺杂区域，所述第八掺杂区域位于该第三掺杂区域内，并电连接至该静电检测电路的第二端点。

8.根据权利要求6或7所述的静电保护电路，其中该硅控整流器的第一掺杂区域为一高电压N型深阱。

9.根据权利要求4至7中任一项所述的静电保护电路，其中该具有第一导电型的掺杂区域为P型半导体，而该具有第二导电型的掺杂区域为N型半导体。

10.根据权利要求4至7中任一项所述的静电保护电路，其中该静电检测电路的第一电晶体为一PMOS电晶体，而该第二电晶体为一NMOS电晶体。