[发明专利]芯片内部电压的监测电路及系统

说明书

技术领域

本发明涉及集成电路技术领域，特别涉及一种芯片内部电压的监测电路及系统。

背景技术

随着半导体技术的迅速发展，IC体积越来越小、功能越来越强，为了降低芯片封装所占的面积与改善IC效能，采用覆晶（Flip-Chip）技术的封装方式普遍被应用于绘图芯片、芯片组、存储器及CPU等。由于采用覆晶技术的封装方式单价高昂，因此在集成电路封装之前，针对晶圆以探针进行功能测试，选出不合格产品再进行后续的封装工程，可以避免不良产品继续加工所造成浪费。

图1是封装前的芯片结构示意图。参考图1，在芯片11的四周设置有若干焊盘12，所述焊盘12连接所述芯片11内部的线路。对所述芯片11进行功能测试时，将探针卡（Probe Card）上的探针与所述焊盘12接触，测试机台可通过探针卡施加测试信号至所述焊盘12连接的线路，也能通过探针卡接收所述焊盘12连接的线路上的电信号。

对所述芯片11进行功能测试时，通常需要监测所述芯片11内部的正电压和负电压，即监测所述芯片11内部线路上的电压。图2是现有的一种芯片内部电压的监测电路的结构示意图。参考图2，所述芯片内部电压的监测电路包括选择单元21、第一焊盘22和第二焊盘23，其中，所述选择单元21与所述芯片11内部的线路连接，选择所述芯片11内部线路上的正电压Vpos和/或负电压Vneg输出；所述第一焊盘22适于接收所述选择单元21输出的正电压Vpos；所述第二焊盘23适于接收所述选择单元21输出的负电压Vneg。

监测所述芯片11内部的正电压Vpos和负电压Vneg时，测试机台通过分别读取与所述第一焊盘22和第二焊盘23连接的测试通道的电压值，即能获取所述正电压Vpos和负电压Vneg的电压值。

然而，设置在所述芯片11四周的焊盘12的数量十分有限，因此，减少监测所述芯片11内部电压时所需的焊盘是很有必要的。

发明内容

本发明解决的问题是：如何减少监测芯片内部电压时所需的焊盘。

为解决上述问题，本发明提供一种芯片内部电压的监测电路，包括选择单元、电压输出单元和公共焊盘，其中，所述选择单元适于选择所述芯片内部的正电压或负电压输出至所述电压输出单元；所述电压输出单元适于将所述选择单元输出的电压输出至所述公共焊盘，并阻止所述公共焊盘上的电压输入所述芯片的内部。

可选的，所述芯片包括至少两个正电压和至少两个负电压，所述选择单元包括第一选择单元和第二选择单元；

所述第一选择单元适于选择所述至少两个负电压中的一个负电压输出至所述电压输出单元；

所述第二选择单元适于在所述第一选择单元未输出负电压至所述电压输出单元时选择所述至少两个正电压中的一个正电压输出至所述电压输出单元。

可选的，所述电压输出单元包括第一MOS管和第二MOS管；

所述第一MOS管的栅极接地，所述第一MOS管的第一电极与衬底相连并适于接收所述第一选择单元输出的负电压，所述第一MOS管的第二电极连接所述公共焊盘；

所述第二MOS管的栅极接地，所述第二MOS管的第一电极与衬底相连并适于接收所述第二选择单元输出的正电压，所述第一MOS管的第二电极连接所述公共焊盘。

可选的，所述第一MOS管为NMOS管，所述第一MOS管的第一电极为NMOS管的源极，所述第一MOS管的第二电极为NMOS管的漏极；

所述第二MOS管为PMOS管；所述第二MOS管的第一电极为PMOS管的源极，所述第一MOS管的第二电极为PMOS管的漏极。

可选的，所述第一MOS管为深N阱NMOS管。

可选的，所述第一MOS管的深N阱适于接收所述芯片的电源电压。

可选的，所述芯片内部的正电压或负电压为所述芯片内部线路上的电压。

基于上述芯片内部电压的监测电路，本发明技术方案还提供一种芯片内部电压的监测系统，包括上述芯片内部电压的监测电路以及电压检测单元，所述电压检测单元适于读取所述公共焊盘上的电压。

与现有技术相比，本发明的技术方案具有以下优点：

监测芯片内部的正电压时，由选择单元选择所述正电压输出至电压输出单元，所述电压输出单元将所述正电压输出至公共焊盘，并隔离所述公共焊盘与芯片内部传输负电压的线路，防止所述公共焊盘上的正电压输入芯片内部传输负电压的线路，造成电路工作异常。