[发明专利]包括垂直沟道PMOS晶体管的可变电阻存储器件及其制造方法

权利要求书

1.一种半导体器件，包括PMOS晶体管，所述PMOS晶体管包括：

垂直柱体，所述垂直柱体形成在半导体衬底上，并且包括内部部分和包围所述内部部分的外部部分；

漏极，所述漏极形成在所述垂直柱体的上外部部分中；

源极，所述源极形成所述垂直柱体的下外部部分中；以及

栅极，所述栅极被形成为包围所述垂直柱体，其中，所述垂直柱体的所述内部部分的晶格常数小于所述垂直柱体的所述外部部分的晶格常数以便被施加应力。

2.如权利要求1所述的半导体器件，其中，所述垂直柱体包括：

第一半导体层，所述第一半导体层形成在所述半导体衬底上；

第二半导体层，所述第二半导体层形成在所述第一半导体层上；以及

第三半导体层，所述第三半导体层形成在所述第一半导体层和所述第二半导体层的外周缘上，其中，所述第一半导体层构成所述垂直柱体的所述内部部分，并且其中，所述半导体衬底、所述第二半导体层以及所述第三半导体层构成所述垂直柱体的所述外部部分。

3.如权利要求2所述的半导体器件，其中，构成所述垂直柱体的所述外部部分的所述半导体衬底、所述第二半导体层以及所述第三半导体层中的至少之一包括硅Si材料。

4.如权利要求3所述的半导体器件，其中，所述第一半导体层包括以下之一：SiC、AlN、GaN、ZnS、ZnO、ZnSe、CdS、BP、InN以及CdSe。

5.如权利要求3所述的半导体器件，其中，当所述第一半导体层是SiC层时，所述第一半导体层由顺序层叠的包含低于SiC中C的化学计量比的C含量的低C浓度SiC层、包含高于SiC中C的化学计量比的C含量的高C浓度SiC层、以及包括低于SiC中C的化学计量比的C含量的低C浓度SiC层形成。

6.如权利要求1所述的半导体器件，其中，所述垂直柱体包括：

第一半导体层，所述第一半导体层形成在所述半导体衬底上；以及

第二半导体层，所述第二半导体层形成在所述第一半导体层的外周缘上，其中，所述第一半导体层构成所述垂直柱体的所述内部部分，并且其中，所述半导体衬底和所述第二半导体层构成所述垂直柱体的所述外部部分，

其中，所述源极形成在所述半导体衬底中，以及所述漏极形成在所述第一半导体层的上部中。

7.如权利要求6所述的半导体器件，其中，所述第一半导体层包括以下之一：SiC、AlN、GaN、ZnS、ZnO、ZnSe、CdS、BP、InN以及CdSe。

8.如权利要求6所述的半导体器件，其中，当所述第一半导体层是SiC层时，所述第一半导体层由顺序层叠的包含低于SiC中C的化学计量比的C含量的低C浓度SiC层、包含高于SiC中C的化学计量比的C含量的高C浓度SiC层、以及包含低于SiC中C的化学计量比的C含量的低C浓度SiC层形成。

9.如权利要求1所述的半导体器件，还包括栅绝缘层，所述栅绝缘层形成在所述垂直柱体与所述栅极之间、以及所述半导体衬底与所述栅极之间。

10.如权利要求1所述的半导体器件，包括：

加热电极，所述加热电极形成在所述漏极之上；以及

可变电阻层，所述可变电阻层形成在所述加热电极上，

其中，沟道区形成在所述垂直柱体的所述内部部分中，通过所述沟道区与形成有所述源极和所述漏极的区域中的至少一个区域的结将压应力提供至所述沟道区，以及

其中，所述沟道区由晶格常数小于形成有所述源极和所述漏极的区域中的至少一个区域的晶格常数的材料形成。

11.如权利要求10所述的半导体器件，还包括：

半导体层，所述半导体层被形成为在所述沟道区与所述栅极之间包围所述沟道区的外周缘；以及

栅绝缘层，所述栅绝缘层被插入在所述半导体层和所述栅极之间，其中，所述半导体层由与形成有所述源极的区域相同的材料形成。