[发明专利]包括垂直沟道PMOS晶体管的可变电阻存储器件及其制造方法

说明书

提供一种具有垂直沟道的半导体器件、包括所述半导体器件的可变电阻存储器件以及所述半导体器件的制造方法。具有垂直沟道的所述半导体器件包括：垂直柱体，形成在半导体衬底上，并且包括内部部分和包围内部部分的外部部分；结区，形成在垂直柱体的外部部分中；以及栅极，被形成为包围垂直柱体。垂直柱体的内部部分具有比垂直柱体的外部部分小的晶格常数。

相关申请的交叉引用

本申请要求2013年8月19日向韩国知识产权局提交的申请号为10-2013-0097818的韩国专利申请的优先权，其全部内容通过引用合并于此。

技术领域

本发明构思涉及一种半导体集成电路器件及其制造方法，更具体而言，涉及一种包括具有垂直沟道的PMOS晶体管的可变电阻存储器件及其制造方法。

背景技术

随着移动数字信息通信和电子消费行业的快速发展，对现有的电荷控制的器件的研究会遇到限制。因而，需要发展非现有的电荷控制的器件的新功能的存储器件。具体地，需要开发具有大容量、超高速度、以及超低功率的下一代存储器件，以满足对主信息装置中的大容量的存储器的需求。

目前，利用电阻器件作为存储媒介的可变电阻存储器件已经被提出了作为下一代存储器件。可变电阻存储器件的典型的实例是相变随机存取存储器（PCRAM）、电阻RAM（ReRAM）、以及磁阻RAM（MRAM）。

每个可变电阻存储器件可以包括开关器件和电阻器件，并且可以根据电阻器件的状态来存储数据“0”或“1”。

即使在可变电阻存储器件中，优先改善集成密度，并且在有限的和小的面积中集成尽可能多的存储器单元。

为了满足要求，可变电阻存储器件也采用三维（3D）晶体管结构。3D晶体管可以包括沟道和包围栅，所述沟道沿与半导体衬底的表面垂直的方向延伸，所述包围栅被形成为包围沟道。

3D晶体管需要高操作电流以保持高电阻可变特性。

发明内容

根据本发明构思的一个示例性实施例，提供了一种半导体器件。所述半导体器件可以包括：垂直柱体，形成在半导体衬底上并且包括内部部分和包围内部部分的外部部分；结区，形成在垂直柱体的外部部分中；以及栅极，被形成为包围垂直柱体，其中，垂直柱体的内部部分具有比垂直柱体的外部部分小的晶格常数。

根据本发明构思的另一个示例性实施例，提供了一种可变电阻存储器件。所述可变电阻存储器件可以包括：柱体，包括沟道区、位于沟道区下方的源极、以及位于沟道区上的漏极；栅极，被形成为包围柱体的外周缘；加热电极，形成在漏极之上；以及可变电阻层，形成在加热电极上，其中，柱体的沟道区以如下方式形成：使得通过沟道区与形成有源极和漏极的区域中的至少一个区域的结将压应力提供至沟道区。

根据本发明构思的另一个示例性实施例，提供了一种制造半导体器件的方法。所述方法可以包括以下步骤：在半导体衬底上形成第一半导体层，其中，第一半导体层具有比半导体衬底小的晶格常数；将第一半导体层、和半导体衬底的一部分图案化以形成初级柱体；在初级柱体的外周缘上形成具有与半导体衬底相同的材料的第二半导体层以形成柱体；在柱体的上部中形成漏极并且在柱体的下部中形成源极；以及形成栅极以包围柱体的外周缘。

在以下标题为“具体实施方式”的部分描述这些和其他的特点、方面以及实施例。

附图说明

从如下结合附图的详细描述中将更加清楚地理解本公开的主题的以上和其他的方面、特征和其他的优点，其中：

图1至图5是说明制造根据本发明构思的一个实施例的具有垂直沟道的半导体器件的方法的截面图；

图6是说明包括根据本发明构思的一个实施例的具有垂直沟道的半导体器件的可变电阻存储器件的截面图；