[发明专利]一种增大flash器件栅电容的方法及flash器件有效
申请号: | 201410009073.7 | 申请日: | 2014-01-08 |
公开(公告)号: | CN104766825B | 公开(公告)日: | 2018-01-05 |
发明(设计)人: | 赵猛 | 申请(专利权)人: | 中芯国际集成电路制造(上海)有限公司;中芯国际集成电路制造(北京)有限公司 |
主分类号: | H01L21/28 | 分类号: | H01L21/28;H01L27/11517;H01L29/423;H01L29/10 |
代理公司: | 上海申新律师事务所31272 | 代理人: | 俞涤炯 |
地址: | 201203 上海市*** | 国省代码: | 上海;31 |
权利要求书: | 查看更多 | 说明书: | 查看更多 |
摘要: | |||
搜索关键词: | 一种 增大 flash 器件 电容 方法 | ||
1.一种增大flash器件栅电容的方法,其特征在于,包括以下步骤:
提供一衬底,于所述衬底的上表面依次沉积氧化层、第一多晶硅层和掩膜层;
依次刻蚀部分所述氧化层、第一多晶硅层和掩膜层至所述衬底形成浅沟槽,沉积一填充层充满所述浅沟槽并覆盖剩余掩膜层的上表面,抛光所述填充层至该剩余掩膜层的上表面,形成浅沟槽隔离结构;
去除所述剩余掩膜层后,在所述浅沟槽隔离结构暴露的侧壁上制备一侧墙,并以所述侧墙为掩膜进行离子注入工艺,以在剩余第一多晶硅层中形成一离子掺杂层;
移除所述侧墙后,并刻蚀去除部分剩余第一多晶硅层,形成具有台阶图形的浮栅;
制备一介质层将所述浮栅暴露的表面完全予以覆盖,再于所述介质层上方沉积第二多晶硅层用以制备控制栅。
2.如权利要求1所述的方法,其特征在于,所述掩膜层的材质为Si3N4。
3.如权利要求1所述的方法,其特征在于,所述氧化层与所述填充层的材质均为氧化硅。
4.如权利要求1所述的方法,其特征在于,去除所述剩余掩膜层后,先沉积一层侧墙薄膜覆盖在器件上表面,然后对所述侧墙薄膜进行选择性刻蚀,形成所述侧墙。
5.如权利要求1所述的方法,其特征在于,所述侧墙薄膜的材质为SiN。
6.如权利要求1所述的方法,其特征在于,采用Ge离子进行所述离子注入工艺。
7.如权利要求1所述的方法,其特征在于,所述介质层为ONO介质层。
8.如权利要求7所述的方法,其特征在于,采用热氧化工艺制备所述ONO介质层。
9.如权利要求1所述的方法,其特征在于,所述离子掺杂层的材质为锗硅。
该专利技术资料仅供研究查看技术是否侵权等信息,商用须获得专利权人授权。该专利全部权利属于中芯国际集成电路制造(上海)有限公司;中芯国际集成电路制造(北京)有限公司,未经中芯国际集成电路制造(上海)有限公司;中芯国际集成电路制造(北京)有限公司许可,擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作,请联系【客服】
本文链接:http://www.vipzhuanli.com/pat/books/201410009073.7/1.html,转载请声明来源钻瓜专利网。
- 上一篇:便携高效的移动办公系统
- 下一篇:一种板材打孔设备的打孔装置
- 同类专利
- 专利分类
H01L 半导体器件;其他类目中不包括的电固体器件
H01L21-00 专门适用于制造或处理半导体或固体器件或其部件的方法或设备
H01L21-02 .半导体器件或其部件的制造或处理
H01L21-64 .非专门适用于包含在H01L 31/00至H01L 51/00各组的单个器件所使用的除半导体器件之外的固体器件或其部件的制造或处理
H01L21-66 .在制造或处理过程中的测试或测量
H01L21-67 .专门适用于在制造或处理过程中处理半导体或电固体器件的装置;专门适合于在半导体或电固体器件或部件的制造或处理过程中处理晶片的装置
H01L21-70 .由在一共用基片内或其上形成的多个固态组件或集成电路组成的器件或其部件的制造或处理;集成电路器件或其特殊部件的制造