[发明专利]一种增大flash器件栅电容的方法及flash器件

说明书

技术领域

本发明涉及半导体存储器制备领域，具体涉及一种增大flash器件栅电容的方法及flash器件。

背景技术

目前随着半导体制造技术的不断发展，尤其是在存储器单元的设计方面，为了提高竞争力，需要尽可能提高器件的性能，以实现更快效率的读/写，以满足人们对高性能器件的不断追求。

图1-3为现有技术中flash器件制备的流程图：具体步骤如下：

首先提供一衬底1，在该衬底上方依次形成隧穿氧化层2、浮栅材料层3和掩膜层4，如图1所示；然后刻蚀形成浅沟槽，对沟槽进行填充氧化层后研磨，形成浅沟槽隔离结构5，如图2所示；去除剩余掩膜层4′，在浮栅材料层3a的表面制备一介质层6后，再于该介质层6上方沉积一控制栅材料层7，如图3所示出；进行后续的单元器件区形成步骤及源漏注入工艺，后续技术采用现有技术所惯用技术手段，故在此不予赘述。

为了获得更高性能及更大存储容量，器件单元的面积越小越好。这就使得浮栅的关键尺寸受到限制，而浮栅本身尺寸的减小会造成浮栅与控制栅之间的接触面积的减小，也就是耦合电容减小，而高耦合率意味着存储器具有较低的工作电压和功耗，因此，如何在保证器件关键尺寸不变的情况下，有效增加flash的耦合电容为本领域技术人员一直致力研究的方向。

发明内容

本发明提供了一种增大flash器件栅电容的方法，通过将浮栅制备形成具有台阶图形的二级浮栅，可有效增大flash的耦合电容，进而可有效增加控制栅电容，提高器件性能。

本发明采用的技术方案为：

一种增大flash器件栅电容的方法，其中，包括以下步骤：

提供一衬底，于所述衬底的上表面依次沉积氧化层、第一多晶硅层和掩膜层；

依次刻蚀所述掩膜层、第一多晶硅层和氧化层至所述衬底内形成浅沟槽，沉积一填充层充满所述浅沟槽并覆盖剩余掩膜层的上表面，抛光所述填充层至该剩余掩膜层的上表面，形成浅沟槽隔离结构；

去除所述剩余掩膜层后，在所述浅沟槽隔离结构暴露的侧壁上制备一侧墙，并以所述侧墙为掩膜进行离子注入工艺，以在剩余第一多晶硅层中形成一离子掺杂层；

移除所述侧墙后，刻蚀去除部分所述剩余第一多晶硅层，以形成具有台阶图形的浮栅；

制备一介质层将所述浮栅暴露的表面完全予以覆盖，再于所述介质层上方沉积第二多晶硅层用以制备控制栅。

上述的方法，其中，所述掩膜层的材质为Si₃N₄。

上述的方法，其中，所述氧化层与所述填充层的材质均为氧化硅。

上述的方法，其中，去除所述剩余掩膜层后，沉积一层侧墙薄膜并对该侧墙薄膜进行选择性刻蚀，以形成所述侧墙。

上述的方法，其中，所述侧墙薄膜的材质为SiN。

上述的方法，其中，采用Ge离子进行所述离子注入工艺。

上述的方法，其中，所述介质层为ONO介质层。

上述的方法，其中，采用热氧化工艺制备所述ONO介质层。

上述的方法，其中，所述离子掺杂层的材质为锗硅。

一种flash器件，其中，所述flash器件包括一衬底，所述衬底上形成有堆叠栅结构，且该堆叠栅结构包括具有台阶图形的浮栅、介质层和控制栅，所述介质层覆盖所述浮栅的上表面，所述控制栅覆盖所述介质层的上表面；

其中，所述浮栅包括一多晶硅层和部分覆盖该多晶硅层上表面的硅锗层。

上述的器件，其中，所述堆叠栅与所述衬底之间有一隧穿氧化层，且该隧穿氧化层的材质为氧化硅。

上述的器件，其中，所述介质层为采用热氧化工艺制备的ONO介质层。

上述的器件，其中，所述控制栅的材质为多晶硅。

由于本发明采用了以上技术方案，通过对制备浮栅的多晶硅层进行局部离子注入后并刻蚀，最终制备出一具有台阶图形的二级浮栅，在不影响器件关键尺寸的前提下，可有效增加介质层与浮栅和控制栅的接触面积，这利于提高控制栅电容；同时形成的二级浮栅结构也能够使介质层与浮栅和控制栅之间具有更好的接触，进而提升器件性能。

附图说明

通过阅读参照以下附图对非限制性实施例所作的详细描述，本发明及其特征、外形和优点将会变得更明显。在全部附图中相同的标记指示相同的部分。并未刻意按照比例绘制附图，重点在于示出本发明的主旨。

图1-3为现有技术中flash制备的流程图；

图4-10为本发明提供的一种增大flash器件栅电容的方法的流程图；