[发明专利]用于金属堆栈的导线标记列表的自动生成的方法和设备

说明书

技术领域

本申请总体上涉及改进的数据处理设备与方法，并且更具体地说涉及用于为芯片设计优化自动生成导线标记(wire tag)列表和为给定技术金属堆栈(metal stack)进行敷设(routing)的机制。

背景技术

当今的电子产品包括使用集成电路的部件。集成电路是利用硅作为衬底形成的电子电路，衬底中具有添加的杂质以形成固态电子设备，诸如晶体管、二极管和电阻器。通常被称为“芯片”，集成电路一般是封装在硬塑料中。当今电子产品中的部件一般看起来是矩形的黑色塑料片，具有从塑料封装突出的连接器引脚。

电路设计者使用多种软件工具来设计实现预期任务的电子电路。例如，数字电路可以设计成接受数字输入、执行某种计算并且产生数字输出。模拟电路可以设计成接受模拟信号、操纵模拟信号，诸如放大、过滤或混合信号，并且产生模拟或数字输出。一般来说，任何类型的电路都可以设计作为集成电路(IC)。

用于设计IC的软件工具产生、操纵非常小规模的电路布局或者以别的方式以其工作。当在硅中形成的时候，这种工具可以操纵的有些部件只能测量几十纳米的跨度。利用这些软件工具产生和操纵的设计是复杂的，常常包括数百万个互连的这种部件，以便形成预期的电子电路。这种互连的部件组被称为网。

软件工具在部件级或者在部件块级，即，块级，操纵这些部件。部件块也被称为单元。识别IC设计中的单元的一种途径是覆盖设计上假想的垂直与水平线的网格，并且把被这些水平和垂直线界定的IC设计的每一部分看作是一个单元。界定一个单元的水平或垂直线被称为切割线。以这种方式形成的单元通常被称为全局敷设单元，或者g-单元。在IC设计上强加这种网格远离实际的导线实现来抽象全局敷设问题，并且给出了任务的更数学化的表示。网可以跨越一个或多个单元并且可以跨若干条切割线。

除其它功能之外，IC设计软件工具还可以操纵单元，或者互连一个单元的部件与其它单元的部件，从而形成网。部件之间的互连被称为导线。导线是电子部件的各部分之间的连接，而且是利用导电的金属材料形成的。

IC设计的一方面被称为放置问题，即，把芯片的单元放置成使设计满足芯片的所有设计参数的问题。敷设是在放置之后连接引脚的过程。换句话说，放置导致各个单元的部件位于设计中的特定位置的呈现(rendering)，而敷设导致各金属层将如何用那种放置来填充的呈现。导线可以设计成采取设计中几种可用路径中的任何一种。导线在某条路径，或轨迹，上的放置是敷设的一部分。

层一般被指定为容纳某个宽度的导线（导线代码(wirecode)）。一般来说，层的导线宽度越宽，而且层的导线高度越厚，则用于在那一层上敷设的网的信号传播速度越快。与具有较窄导线宽度的较慢的层相比，更快的层，即，具有更大导线宽度或更高导线高度的层，能容纳更少的部件或网。

敷设器是IC设计工具中执行敷设功能的部件。一旦被称为“放置器”的放置部件已经执行了放置功能，敷设器就尝试在不造成拥塞的情况下连接导线。例如，如果一个设计参数需要在给定区域中不超过五条导线，则敷设器尝试在配置配线(wiring)时兑现那个约束。关于配线的这种限制是一类设计约束并且被称为拥塞约束。其它类型的设计约束可以包括，例如，被阻塞的区域–其中导线不能被敷设的单元区域。

全局敷设器把敷设区划分成小块并且尝试通过这些块来敷设网，使得没有块溢出其容量。在全局敷设之后，导线必须被指定给每一块中实际的轨道，之后是必须把每条全局路线连接到单元上的实际引脚 形状的具体敷设。另一种类型的敷设器，称为“具体敷设器”，执行具体敷设。在设计过程中所产生的全局和具体敷设统称为“敷设”并且通常在设计的优化过程中被进一步修改。

发明内容

在一种说明性实施例中，提供了一种在数据处理系统中用于削减(prune)要在集成电路设计过程中的导线敷设中使用的层特征库的方法。所述方法包括接收多个导线代码以及金属堆栈定义。所述方法还包括基于金属堆栈定义的层和导线代码的所有可能组合，生成详细层特征库。所述方法还包括通过削减详细层特征库以从详细层特征库中除去冗余的层特征来生成削减层特征库。此外，所述方法包括存储削减层特征库以用于执行集成电路设计的优化（诸如重复插入）和导线敷设。

在其它说明性实施例中，提供了一种包括具有计算机可读程序的计算机可用或可读介质的计算机程序产品。当在计算设备上执行时，计算机可读程序使计算设备执行以上关于方法说明性实施例概述的各种操作及其组合。