[发明专利]SOC芯片时钟检测电路

权利要求书

1.一种SOC芯片的时钟检测电路，连接一待观测的时钟输入以对所述待观测的时钟进行检测，所述时钟检测电路包括计时单元，用于当所述时钟检测电路工作时产生时间信息；其特征在于，还包括：

配置信息存储单元，用于预先存储配置信息，所述配置信息包括时钟关断判断门限值和毛刺判断门限值；

期望结果存储单元，预先存储期望文件，所述期望文件包括时钟频率、占空比和关断的发生时间；

高频时钟产生单元，用于产生高频时钟信号；

时钟信号判断单元，用于根据所述高频时钟信号判断待观测的时钟信号是否出现上升沿和/或下降沿，并确定出现上升沿和/或下降沿时对应的发生点信息；

检测计算单元，用于根据所述时钟信号判断单元确定的出现上升沿和/或下降沿时对应的发生点信息和所述计时单元产生的时间信息计算出所述待观测时钟的频率和占空比，以及根据所述时钟信号判断单元确定的出现上升沿和/或下降沿时对应的发生点信息、所述计时单元产生的时间信息、所述配置信息存储单元中存储的配置信息判断所述待观测时钟是否处于关断状态以及是否出现毛刺；

检测记录单元，用于存储所述检测计算单元的计算结果；以及

文本对比单元，用于将所述期望结果存储单元中存储的期望文件与所述检测记录单元中存储的计算结果进行对比以输出自动验证结果。

2.如权利要求1所述的SOC芯片的时钟检测电路，其特征在于，所述时钟信号判断单元包括上升沿判断模块和下降沿判断模块，所述上升沿判断模块和下降沿判断模块均包括第一级寄存器、第二级寄存器以及判断器；

所述上升沿判断模块的第一级寄存器利用高频时钟产生单元产生的高频时钟信号两次激荡所述待观测时钟信号，当所述上升沿判断模块的第一级寄存器的输出值为高、第二级寄存器的输出值为低时判断器确定时钟信号出现上升沿；

所述下降沿判断模块的第一级寄存器利用高频时钟产生单元产生的高频时钟信号两次激荡所述待观测时钟信号，当所述下降沿判断模块的第一级寄存器的输出值为低、第二级寄存器的输出值为高时判断器确定时钟信号出现下降沿。

3.如权利要求2所述的SOC芯片的时钟检测电路，其特征在于，所述时钟检测电路还包括当前频率值存储单元，所述检测计算单元包括：

频率计算模块，用于根据所述上升沿判断模块确定的上升沿发生点信息和所述计时单元产生的时间信息计算出所述待观测时钟的频率，并把计算结果发送至所述当前频率值存储单元和所述检测记录单元存储；

占空比计算模块，用于根据所述上升沿判断模块和下降沿判断模块确定的上升沿或/和下降沿发生点信息和所述计时单元产生的时间信息计算出所述待观测时钟的占空比，并把计算结果发送至所述检测记录单元存储；

时钟关断检测模块，用于根据所述上升沿判断模块确定的上升沿发生点信息、所述计时单元产生的时间信息以及所述配置信息存储单元存储的时钟关断判断门限值计算出所述待观测时钟是否处于关断状态，并把判断结果发送至所述检测记录单元存储；以及

时钟毛刺检测模块，用于根据所述上升沿判断模块和下降沿判断模块确定的上升沿和/或下降沿发生点信息、所述计时单元产生的时间信息、所述频率计算模块计算出的所述待观测时钟的频率以及所述配置信息存储单元存储的毛刺判断门限值计算出所述待观测时钟是否出现毛刺，并把判断结果发送至所述检测记录单元存储。

4.如权利要求3所述的SOC芯片的时钟检测电路，其特征在于，所述频率计算模块包括一上升沿时间存储器，用于存储最近一次接收到的上升沿的时间，其初始默认值为0；所述频率计算模块计算所述待观测时钟的频率包括：

当接收到所述上升沿判断模块输出的上升沿有效信号时将当时所述计时单元输入的时间信息存储到所述上升沿时间存储器内；

当接收到下一次上升沿有效信号后，将当时的时间信息减去所述上升沿时间存储器内的上一次上升沿时间信息以得到两次上升沿的时间差；以及

用1除以时间而得到频率值，并将本次的时间信息更新存储到所述上升沿时间存储器内以覆盖上次的时间信息；当所述频率值和所述当前频率值存储单元中存储的频率值一样时不向所述检测记录单元输出新的记录信息，当所述频率值和所述当前频率值存储单元中存储的频率值不一样时向所述检测记录单元输出新的记录信息，并更新所述当前频率值存储单元，其中，输出到所述检测记录单元的文件格式为当前的频率和频率变化的时间点。