[发明专利]SOC芯片时钟检测电路

说明书

技术领域

本发明涉及芯片检测技术领域，尤其涉及一种SOC芯片的时钟检测电路。

背景技术

目前，SOC（(System-on-a-Chip)芯片的使用规模越来越大，复杂度越来越高，为了提高性能和降低芯片功耗，芯片中时钟域越来越多，相应的时钟数量也越来越多。而传统的时钟验证方法通常和普通信号验证类似，都是通过纯手工查看验证和人眼观测方法来验证时钟的正确性。但是，随着时钟数量的快速增多，传统方法已经很难快速准确的完成时钟功能验证，通常需要花大量时间去完成时钟验证工作，同时还伴随着人工工作带来的人工错误风险。所以，如何快速且准确地验证大型SOC芯片中的时钟成了一项亟待解决的技术问题。

传统方法中，在对SOC芯片完成一个时钟测试用例的仿真后，需要保存所有的波形文件，在仿真软件中打开仿真文件观测波形，需要手工找到所有的时钟信号，并把信号放入仿真波形，同时观测每次变频过程中是否出现了毛刺以及变频前后的时钟周期长度，并通过手工计算得到变频前后的频率值是否符合预期。在只有少量时钟的芯片中，传统方法还可以使用。但是，在复杂多时钟域SOC芯片中，传统方法会耗费大量工作量的带来一定的人工检测失误风险。

发明内容

本发明实施方式所要解决的技术问题在于，提供一种SOC芯片的时钟检测电路，以解决现有技术中复杂多时钟域SOC芯片采样传统方法耗费大量工作量而带来人工检测失误的技术问题。

为解决上述技术问题，本发明提供一种SOC芯片的时钟检测电路，连接一待观测的时钟输入以对该待观测的时钟进行检测，该时钟检测电路包括计时单元，用于当该时钟检测电路工作时产生时间信息。还包括：

配置信息存储单元，用于预先存储配置信息，该配置信息包括时钟关断判断门限值和毛刺判断门限值。

期望结果存储单元，预先存储期望文件，该期望文件包括时钟频率、占空比和关断的发生时间。

高频时钟产生单元，用于产生高频时钟信号。

时钟信号判断单元，用于根据该高频时钟信号判断待观测的时钟信号是否出现上升沿和/或下降沿，并确定出现上升沿和/或下降沿时对应的发生点信息。

检测计算单元，用于根据该时钟信号判断单元确定的出现上升沿和/或下降沿时对应的发生点信息和该计时单元产生的时间信息计算出该待观测时钟的频率和占空比，以及根据该时钟信号判断单元确定的出现上升沿和/或下降沿时对应的发生点信息、该计时单元产生的时间信息、该配置信息存储单元中存储的配置信息判断该待观测时钟是否处于关断状态以及是否出现毛刺。

检测记录单元，用于存储该检测计算单元的计算结果。以及

文本对比单元，用于将该期望结果存储单元中存储的期望文件与该检测记录单元中存储的计算结果进行对比以输出自动验证结果。

本发明提供的一种SOC芯片的时钟检测电路，通过设置的检测计算单元对待观测的时钟信号进行时钟频率、时钟占空比、时钟是否被关断以及时钟出现毛刺等参数进行计算，并由文本对比单元根据期望结果与计算结果确定最终的仿真结果。所有事件都有时间记录，方便检查事件之间先后顺序和事件发生时间，并且可以不需要保存仿真的波形文件。从而，解决现有技术中复杂多时钟域SOC芯片采样传统方法耗费大量工作量而带来人工检测失误的技术问题。

附图说明

图1为本发明实施方式中的SOC芯片的时钟检测电路的电路结构示意图；

图2为图1所示的SOC芯片的时钟检测电路中的上升沿判断模块的结构图；

图3为图1所示的SOC芯片的时钟检测电路中的下降沿判断模块的结构图。

标号说明：

时钟检测电路        10

高频时钟产生单元    11

时钟信号判断单元    12

上升沿判断模块      121

下降沿判断模块      122

计时单元            13

当前频率值存储单元  14

配置信息存储单元    15

检测计算单元        16

频率计算模块        161

占空比计算模块      162

时钟关断检测模块    163

时钟毛刺检测模块    164

期望结果存储单元    17

检测记录单元        18

文本对比单元        19

具体实施方式