[发明专利]引线框

说明书

现有申请的交叉引用

本申请基于2013年1月10日提交的日本专利申请No.2013-002599并且要求其优先权，该日本专利申请的全部内容通过引用并入此处。

技术领域

本发明涉及一种用于通过MAP（模制阵列加工）方式制造半导体装置的引线框，并且涉及一种从邻接的芯片垫延伸的接地引线在其中经由连接杆互相连接的引线框。

背景技术

近来，当制造作为半导体装置的一种形式的QFN封装（四侧无引脚扁平封装）时，促进了采用MAP（模制阵列加工）方式，其中将多个半导体芯片共同密封在一个引线框上，而后通过芯片分割使单独的半导体装置个体化。

即使对于用于以MAP方式制造半导体装置的引线框，也使用了通过连结线使安装在芯片垫上的半导体芯片的电极端子和围绕芯片垫设置的外部电极端子（端子引线）互相连接的技术。例如，见JP-A-2001-313363。

当制造半导体装置时，需要使用连结线将芯片垫连接到半导体芯片的接地端子。然而，近年来，由于封装的大幅最小化的发展，所以如果芯片垫的尺寸等于或小于半导体芯片，则可能产生连结线难以连接到芯片垫的问题。

提供了一种改进的引线框以解决该问题。该改进的引线框构造成形成从芯片垫延伸的接地引线，并且通过使用连结线连接接地引线和半导体芯片的接地端子。

图6所示的现有技术的引线框LF包括布置成阵列的多个单元引线框FU、FU……。接地引线Fa形成在每个单元引线框FU中的芯片垫Fd中。从邻接的芯片垫Fd延伸的接地引线Fa、Fa经由沿着切割线D延伸的连接杆Fc互相连接。

如图7A和7B所示，在正常情况下，引线框LF的接地引线Fa和连接杆Fc从背侧经受半蚀刻而变薄。芯片垫Fd上的半导体芯片C的接地端子经由连结线W连接到接地引线Fa。

当通过使用引线框LF制造QFN封装时，首先，将半导体芯片C安装并结合在芯片垫Fd上，而后，使外部电极端子Ft和半导体芯片C的电极端子经由连结线W连接，并且使接地引线Fa和半导体芯片C的接地端子经由另一个连结线W连接。

随后，利用模制树脂共同密封引线框LF上的所有的半导体芯片C、C和连结线W、W。然后，执行切割以执行移除连接杆Fc，并且将引线框LF分成单元引线框FU、FU……，从而使单独的半导体装置个体化为产品。

在制造上述半导体装置的过程中，如果连接杆Fc的厚度与引线框LF的基材相同，则切割时的负荷由于切割部的厚度而变大。在这种情况下，产生了可能因为切割刃短磨损而产生切割毛刺的问题，从而刃的切割特性（切割能力）恶化。

因此，在上述引线框LF中，如图7A和7B所示，诸如连接杆Fc和接地引线Fa的全部堤坝杆从背侧（安装面）经受半蚀刻而变薄。例如，见JP-A-2005-166695。通过采用该结构，在切割过程中抑制了切割刃的磨损，并且可以避免切割毛刺的产生。

发明内容

在现有技术的引线框LF中，接地引线Fa、Fa和连接杆Fc从背侧（安装面）经受半蚀刻而变薄。如图8A所示，在将半导体芯片C结合到工作台S上的引线框LF的芯片垫Fd上之后，连结线W连接到工作台S上的引线框LF的接地引线Fa、Fa。在这种情况下，如图8B所示，因为在背侧上没有支撑，所以接地引线Fa、Fa由于当连接连结线W的端部时产生的下压力f、f而向下弯曲和变形，从而产生降低了连结线W相对于接地引线Fa的连接性的问题。

考虑到以上，本发明涉及一种用于以MAP方式制造半导体装置的引线框。本发明的目的是提供一种引线框，通过预先防止在电线连结时的接地引线的变形，来实现连结线相对于接地引线的连接性的提高。

本发明的第一方面提供了一种引线框，包括：邻接的芯片垫，该邻接的芯片垫互相邻接地放置；接地引线，该接地引线从所述邻接的芯片垫延伸；连接杆，从所述邻接的芯片垫延伸的所述接地引线通过该连接杆互相连接，其中，所述接地引线和所述连接杆形成为在一个表面处比所述引线框的引线的最大厚度薄，在将所述连接杆设置在所述接地引线之间的同时，从所述邻接的芯片垫延伸的所述接地引线在公共轴上对齐，并且支撑突起部设置在所述公共轴中的所述连接杆上的所述一个表面处。

本发明的第二方面提供了根据第一方面的一种引线框，其中，所述连接杆中的所述支撑突起部的宽度尺寸与所述连接杆的宽度尺寸相同。

本发明的第三方面提供了根据第一方面的一种引线框，其中，所述连接杆中的所述支撑突起部的宽度尺寸大于所述连接杆的宽度尺寸并且小于沿着其移除所述连接杆的切割线的宽度尺寸。