[发明专利]减少硬件缓冲器的低密度奇偶检查码阶层式译码架构

权利要求书

1.一种减少硬件缓冲器的阶层式译码架构，其特征在于包括：

一变数至检查节点讯息大小内存，将所得的通道值或变数至检查节点讯息大小储存起来；

一后验概率计算单元，其与该变数至检查节点讯息大小内存以及变数至检查节点讯息正负号内存电性耦接，从该变数至检查节点讯息大小内存以及变数至检查节点讯息正负号内存分别读取变数至检查节点讯息大小及正负号，接着自一检查至变数节点讯息移位缓存器所得的变数至检查节点讯息正负号总乘积、最小变数至检查节点讯息大小索引、最小及次小变数至检查节点讯息大小和上述的变数至检查节点讯息正负号求得检查至变数节点讯息正负号和检查节点讯息大小即可得完整的检查至变数节点讯息而计算出上个阶层所更新的后验概率；

一后验概率正负号绕线网路单元，其与该后验概率计算单元电性耦接，从该后验概率计算单元读取上个阶层所更新的后验概率正负号，将各检查节点上的后验概率正负号对应回相对应的变数节点上；

一后验概率正负号内存，其与该后验概率正负号绕线网路单元电性耦接，从该后验概率正负号绕线网路单元读取上个阶层所更新的后验概率正负号，将其解码码字输出；

一后验概率绕线网路单元，其与该后验概率计算单元电性耦接，从该后验概率计算单元读取上个阶层所更新的后验概率，并将上个阶层所更新的后验概率分别对应到相对应的检查节点上；

一变数至检查节点讯息计算单元，其与该后验概率绕线网路单元、该变数至检查节点讯息大小内存、及该变数至检查节点讯息正负号内存电性耦接，从该后验概率绕线网路单元读取上个阶层所更新的后验概率，将其减去透过自该检查至变数节点讯息移位缓存器读取此阶层上一次迭代所得的正负号总乘积、最小变数至检查节点讯息大小索引、最小及次小变数至检查节点讯息大小和上述的变数至检查节点讯息正负号求得检查至变数节点讯息正负号和检查节点讯息大小而得的完整的检查至变数节点讯息而计算出变数至检查节点讯息，并将此变数至检查节点讯息大小以及正负号分别存回至该变数至检查节点讯息大小内存以及变数至检查节点正负号内存；

一变数至检查节点讯息正负号内存，其与该后验概率计算单元及该变数至检查节点讯息计算单元电性耦接，用以储存由该变数至检查节点讯息计算单元得到的变数至检查节点讯息正负号并提供给该后验概率计算单元及该变数至检查节点讯息计算单元；以及

一检查节点处理器，其与该变数至检查节点讯息计算单元电性耦接，包含一比较器、一缓存器、一正规化器、以及该检查至变数节点讯息移位缓存器，该检查节点处理器透过该比较器将得到的变数至检查节点讯息做最小以及次小的比较以找出最小值、次小值、正负号总乘积以及最小值索引，接着把暂时求得的这些值暂存在该缓存器里面，在完成整个阶层的检查节点运算后将上述求得的值送往该正规化器以将最小与次小值做正规化，接着送往该检查至变数节点讯息移位缓存器以利之后取出此阶层所得的检查至变数节点讯息，透过正负号总乘积以及上述所得的变数至检查节点讯息正负号可得检查至变数节点讯息正负号，另外透过最小变数至检查节点讯息大小索引、最小和次小变数至检查节点讯息大小可得检查至变数节点讯息大小，即可求得完整的检查至变数节点讯息提供给该变数至检查节点讯息计算单元以及后验概率计算单元。

2.根据权利要求1所述的减少硬件缓冲器的阶层式译码架构，其特征在于，该后验概率计算单元以一后验概率等式做后验概率更新，求出目前所处理检查层的所有检查节点i在上个阶层与此检查层的所有与检查节点i相连的所有变数节点j更新后的后验概率，该后验概率等式为：

APP_j＝Q_f(i,j)j+R_f(i,j)j,

其中，f(i,j)指在目前所处的检查节点i之前最后一次与变数节点j做讯息传送的检查节点；该APP_j在检查节点f(i,j)所在的检查层所更新的变数节点j的后验概率，而Q_f(i,j)j与R_f(i,j)j分别为该检查节点f(i,j)与变数节点j所对应的变数至检查节点讯息与检查至变数节点讯息。