[发明专利]减少硬件缓冲器的低密度奇偶检查码阶层式译码架构

说明书

一种减少硬件缓冲器的低密度奇偶检查码阶层式解码架构，其以储存变数至检查节点讯息的方式来做译码，在检查节点开始一个新的阶层时会先取得变数至检查节点讯息（Q）加上上一个阶层所得的检查至变数节点讯息（R）而得上个阶层所更新的后验概率（APP）；接着，再以此后验概率（APP）减去此阶层上一次迭代所得的检查至变数节点讯息（R）可得到变数至检查节点讯息（Q）；此后，将此变数至检查节点讯息存回内存并代入检查节点等式可得检查至变数节点讯息，最后将此阶层所得的检查至变数节点讯息存回内存，即完成一个阶层的检查节点更新以及与的相连的变数节点更新。藉此，可较传统技术达到更佳的硬件使用率与较少的缓冲缓存器使用，最终达成较小的硬件面积，且收敛速度不变慢。

技术领域

本发明有关于一种减少硬件缓冲器的低密度奇偶检查码（Low-Density Parity-Check codes,LDPC codes）阶层式译码架构，其可达到更佳的硬件使用率、较少的缓冲缓存器使用，最终达到较小的硬件面积，且收敛速度不变慢的阶层式排程结构。

背景技术

应用于低密度奇偶检查码的译码，其译码基本概念可见图2及图3，且图3是表达图2所示奇偶检查矩阵（Parity-Check Matrix）中检查节点（Check Node）以及变数节点（Variable Node）连接情形的丹拿图（Tanner Graph）。图中奇偶检查矩阵的一列（Row）代表一个检查节点，而一行（Column）代表一个变数节点，在奇偶检查矩阵里若第i个列以及第j个行为1，在Tanner graph里就将检查节点i以及变数节点j以一条直线将其连结起来，反之则无。

接着请参阅图4，其表示第j个变数节点从各个相连结的检查节点i′所得到的外来讯息（Extrinsic Information）R_i′j以及通道值L_j（Channel Value）来计算出送至检查节点i的变数至检查节点讯息（Variable-to-Check Message）Q_ij，而此处的外来讯息为不包含接收者已知的讯息，对检查节点i而言，变数节点j送给检查节点i的变数至检查节点讯息Q_ij会将检查节点i送给变数节点j的检查至变数节点讯息R_ij排除在外并将其它所得的讯息经计算后求得。另外图5表示第i个检查节点从各个相连结的变数节点j′所得到的外来讯息Q_ij′来计算出送至变数节点j的检查至变数节点讯息（Check-to-Variable Message）R_ij，而此处的外来讯息亦为不包含接收者已知的讯息，对变数节点j而言，检查节点i送给变数节点j的检查至变数节点讯息R_ij会将变数节点j送给检查节点i的变数至检查节点讯息Q_ij排除在外并将其它所得的讯息经计算后求得。

一般在解码过程中皆有三个阶段，变数节点处理（Variable Node Processing）、检查节点处理（Check Node Processing）以及后验概率处理（A Posteriori ProbabilityProcessing）。一般阶层架构的算法，是令N(i)为一所有与检查节点i相连结的变数节点的集合，等式(1)为变数节点处理，其目的为求出与目前所处理检查层（Check-Node Layer）所有检查节点i相关的变数至检查节点讯息（Q），而等式(2)目的为求出目前所处理检查层所有检查节点i的检查至变数节点讯息（R），接着等式(3)目的为求出目前所处理检查层的所有检查节点i在完成等式(2)之后与此检查层的所有与检查节点相连的所有变数节点j更新后的后验概率（A Posteriori Probability,APP），详细算法如下：