[发明专利]一种用于提升器件抗短路能力的沟槽IGBT工艺

说明书

技术领域

本发明涉及沟槽型绝缘栅双极型晶体管(Trenched Insulated Gate Bipolar Transistrors，IGBTs)，更具体地涉及具有用于提升器件抗短路能力的沟槽型IGBT器件。

背景技术

IGBT是众所周知被广泛地应用在电力电子装置中的功率电力电子器件。对于IGBT器件来讲，每个元包之间存在寄生的JFET区，JFET电阻是器件电阻的重要组成部分，也是削弱IGBT双极型器件电导调制效果的重要因素。因此，为了降低器件总体的饱和导通压降，采用沟槽式(Trench)结构消除寄生JFET区，能有效地降低器件的整体导通压降。

传统沟槽IGBT电流密度大，存在抗短路能力差的缺点。因此需要通过降低沟道密度，来减小饱和电流密度，以提高其抗短路能力。通过增加沟槽间间距的方法，可以有效地降低沟道密度，但是会削弱器件的耐压性能。因此，为了在能够有效降低器件的沟道密度的同时，保持耐压不受到太大影响，通常采用伪沟槽(Dummy Trench)结构来实现：即控制整个器件沟道中的一部分栅极沟道正常工作，其他部 分无法进行导电，仅作为维持耐压的作用。

目前的伪沟槽(Dummy Trench)结构通常采用电学连接的方式。其中包括，将dummy栅同真正的沟槽栅极连接；可以与发射极连接，也可以浮空，也可以与终端区的场限环连接。

而通过电学连接的方式存在以下缺陷：当dummy栅极同真正沟槽栅极或者发射极电极连接时，会使得它们之间的电容变大，使得开关浪涌较大，容易损害开关。而浮空dummy沟槽不会造成开关损耗大或者开关浪涌电压大的缺点，但是由于其电位浮空，因此不能有效保证其短路耐量和耐压。

发明内容

本专利通过版图技术上的创新，提出了一种用于提升器件抗短路能力的沟槽IGBT器件工艺。该方法通过一种新型的dummy沟槽工艺设计，能够有效地降低器件的沟道密度，从而保证了器件的短路耐量。并且对器件的耐压特性的影响很低。并且由于不存在传统dummy工艺中带来的在开关过程中的浪涌电压，从而避免了器件的开关损耗，进而保证了器件工作的安全性。

依照本发明，通过在发射极下，P+型隔离层的扩散窗口的局部，沿着平行于沟槽方向的按比例扩展，并使之覆盖于原有的P-沟道扩散形成的沟槽栅极沟道位置。该P+型扩散具有相对于P-型沟道扩散更高的浓度，以至于通过这样的设置，可以使在原本的栅极电压条件下，被重新定义为P+型掺杂的沟道扩散区无法反型，从而无法形成足够高浓度的反型电子来实现从发射极下方的N+型发射极层至N-型漂移层之间的导电沟道，使得该位置的沟道失效，无法导电。通过这样的设计，可以有效地削弱沟道密度，提升器件的短路耐量。

附图说明

图1为本发明的实施方式的初始结构的截面图

图2为本发明的实施方式第一步的截面图

图3为本发明的实施方式第二步的截面图

图4为本发明的实施方式第三步的截面图

图5为本发明的实施方式第四步的截面图

图6为传统工艺的实施方式第五步工艺的俯视图

图7为本发明的实施方式第五步工艺的俯视图

图8为传统工艺的实施方式第五步工艺沿A-A方向/本发明的实施方式第五步工艺沿C-C方向的截面图

图9为本发明的实施方式第五步工艺沿B-B方向的截面图

具体实施方式

图(1-9)为一种用于提升器件抗短路能力的沟槽IGBT工艺方法，对相同或对应的构成要素标注相同的附图标记，有时省略重复说明。

图1是本发明的实施方式的垂直沟槽IGBT工艺的初始结构图，为沿着器件横截面的材料示意图。用于提升器件抗短路能力的沟槽IGBT的初始结构图，包括漂移层1。漂移层1，为N导电类型半导体材料，N型材料的掺杂浓度范围为[1e12/cm³，1e20/cm³]。

图2是本发明的实施方式的垂直沟槽IGBT工艺的第一步工艺，通过离子注入P型掺杂元素，通过在[20KeV，1000KeV]范围注入剂量范围在[1e12/cm²，1e15/cm²]的硼注入施加到图1的半导体表面，经过退火，形成P-型体层2。该层为P导电类型半导体材料，P型材料的掺杂浓度范围为[1e12/cm³，1e20/cm³]。