[发明专利]一种包含叠层式存储器结构的存储器及其操作方法

说明书

技术领域

本发明有关于高密度存储器装置，尤其是一种包含叠层式存储器结构的存储器及其操作方法，用于降低在叠层式存储器结构中编程干扰。

背景技术

由于在集成电路中装置的临界尺寸缩小，设计者已正寻找用于叠层多个多存储单元平面的技术以达成较大的储存容量、且以达成每位较低的成本。例如，薄膜晶体管技术在两参考文献中是应用到电荷设陷存储器技术。所述两参考文献是Lai，et al.，“A Multi-Layer Stackable Thin-Film Transistor (TFT)NAND-Type Flash Memory”，IEEE Int′l Electron Devices Meeting，11-13Dec.2006、以及Jung et al.，“Three Dimensionally Stacked NAND Flash Memory Technology Using Stacking Single Crystal Si Layers on ILD and TANOS Structure for Beyond30nm Node”，IEEE Int′l Electron Devices Meeting，11-13Dec.2006。

而且，交叉点阵列技术在一参考文献中已是应用于反保险丝存储器。所述参考文献是Johnson et al.，“512-Mb PROM With a Three-Dimensional Array of Diode／Anti-fuse Memory Cells”，IEEE J.of Solid-State Circuits，vol.38，no.11，Nov.2003。在叙述于Johnson等人的参考文献的设计中，提供了多个多字线与多位线的层，而在多个交叉点处具有多个存储器元件。

在一电荷设陷存储器技术中提供垂直与非门式(NAND)存储单元的另一结构是叙述在一参考文献中。所述参考文献是Tanaka et al.，“Bit Cost Scalable Technology with Punch and Plug Process for Ultra High Density Flash Memory”,2007Symposium on VLSI Technology Digest of Technical Papers；12-14June2007，pages：14-15。叙述于Tanaka等人的参考文献的结构包含一多栅极场效应晶体管结构，所述多重栅极场效应晶体管结构具有像一NAND栅极而运作的一垂直通道，并且使用硅氧化物氮化物氧化物硅(SONOS)电荷设陷存储器技术以在每一栅极／垂直通道接口处建立一储存场所。

三维存储器结构是非常密集的，但所形成的密度能够导致具有数据保持的问题。例如，用于一所选存储单元的一编程操作能够干扰储存在其余存储单元中的数据。因此，想望的是提供用于编程具有所改良数据保持的三维存储器的技术。

发明内容

有鉴于此，本发明提供了一种包含叠层式存储器结构的存储器及其操作方法，以能够减轻多个编程干扰条件，且藉此改善多个存储器装置的耐久性。当一存储器装置接收一编程指令以将数据编程到一特定多位地址时，一编程操作被发起，所述特定多位地址是映像到在所述叠层式存储器结构的多个层中的一多存储单元集合。所述多存储单元集合(所述多位地址所映像到的)为了编程入在一第一多层集合中的那些存储单元和在一第二多层集合中的那些存储单元而被组织。所述多个层被组织以便于在所述第一集合中没有两层由在所述第二集合中的仅仅一层所分离。因此，例如，在所述第一集合中的所述多个层能够由在所述第二集合中的两或更多个层所分离，或者能够仅仅是在所述第一集合中的多个邻近层(亦即，不是由在所述第二集合中的一层所分离)。而且，所述多个层被指定以便于所述第一集合包含一或多个层的多个子集，其中所述多个子集的每个由至少两层而是与所述第一集合的其余子集分离。

根据这技术，响应在一特定多位地址处储存数据的一编程指令，被限制到在所述多个层中的一第一多层多子集集合中的多个存储单元的一编程操作被执行，其中在所述第一集合中的所述多个多层子集是由至少两层而与所述第一集合的其余子集分离，且然后，如果必要，完成用于所述多位地址的剩余存储单元的编程。如所述第一编程操作的结果，用于所述对应多位地址的在所述第一子集中所述多个存储单元的一或多个被编程。