[发明专利]用于射频集成电路的设备

说明书

技术领域

本发明涉及用于射频集成电路的设备。本发明的一些实施方式涉及放大器，具体但不排他地，涉及低噪声放大器和低噪声放大器在射频集成电路中的使用以及使用这种射频集成电路的装置。

背景技术

低噪声放大器（LNA）是用于放大例如由无线电通信装置（诸如移动电话）的天线捕获的弱信号的电子放大器。低噪声放大器为射频集成电路（RFIC）中必不可少的元件，其中，它通常为第一放大块。因此，除考虑目标增益、噪声和线性性能外，还应当提供足够的输入匹配从而向前块（如RF/双工滤波器）提供终端阻抗。为了能够支持足够数量的射频波段或极短波段，在单个RF平台内，需要几个低噪声放大器。根据操作模式，每个低噪声放大器需要一个或两个接收器引脚。表述的操作模式在本申请中是指关于接收引脚的操作配置，其中，可使用一个或两个引脚，或者两个引脚均可断开。除上述要求外，可能有另外要求，诸如需要分集接收器，该分集接收器甚至需要更多接收器引脚。

由于几个明显原因，目标是将引脚数目保持为尽可能少。RFIC应当尽可能小，然后，可以是引脚或连接焊盘数目有限的设计，即，虽然连接焊盘的间隔保持较小，但是在不影响安装可靠性的情况下RFIC可方便支持的最大引脚数目受到限制。今后，例如，由于载波聚合可能增加所需要的RF输入端、接口和控制引脚的数目，焊盘数目限制可能成为瓶颈。此外，当RF引脚数目较大时，印刷电路板（PWB）和重新分配层（RDL）上的布线变得麻烦。因此，可能存在其中性能与这些麻烦以及稍长信号布线路径折衷的多个输入端。上述情况如图1所示。

为了减少输入引脚数目的问题，最近趋势已经趋向单端接收器引脚和低噪声放大器。单端（SE）低噪声放大器拓扑结构显然比差分低噪声放大器需要更少输入引脚。缺点在于对干扰敏感；平衡/差分结构在两个分支中感测同一共模干扰，该共模干扰然后在低噪声放大器输出中降低，并且干扰可以容忍。在单端情况下，干扰无法与期望信号分离，并且可能发生减敏现象。然而，单端低噪声放大器在相同操作条件下通常具有较佳动态范围。因此，当选择低噪声放大器的配置时，在性能与所需输入引脚数目之间进行折衷。因此，在RFIC规划开始时，必须在单端/差分低噪声放大器之间做出选择。在第一工程样品已经制造之后，很难改变拓扑结构。

图2a至2f中，示出单端低噪声放大器拓扑结构实例。此外，任何单端低噪声放大器拓扑结构可进行复制，因而可变形为差分低噪声放大器。在蜂窝式产品中，低噪声放大器很少为真正的单端，而是包括无源或有源平衡至非平衡转换器。从单端到差分的转换也可在低噪声放大器之后但在降频转换混频器之前某级处完成。因为通常双平衡混频器结构（差分RF和LO端口两者）为蜂窝式产品提供足够性能，所以接收器前端应当包括差分信号路径。在图中，举例示出以下拓扑结构。在图2a中，平衡至非平衡转换器包含在低噪声放大器输入端。图2b中，平衡至非平衡转换器位于LNA输出端（负载）。在图2c中，信号取自源极，并且漏极节点具有180度相移。在图2d中，第一共源极（CS）级（M_INA）之后的电压信号利用M_INB进行感测。因为共源极级使相位翻转了180度，所以（粗略）实现平衡信号。图2e公开了具有利用共源极和共栅极级组合创建的平衡信号路径的拓扑结构。在图2f中，M_IN、CG的栅极交替地连接到CS级的输出端（M_CS的漏极）。

因此，现有技术的问题在于如何在所需引脚数目减少的情况下保持相同性能。大量引脚的问题包括例如空间需求增加、制造成本增加以及设计不灵活。

发明内容

本发明描述了一种用于射频集成电路的具有自适应输入和操作模式选择的低噪声放大器。低噪声放大器包括可操作在不同配置下的两个输入端。此外，在单端操作模式下，输入端可匹配不同频率。操作模式可从包括至少三种操作模式的操作模式集中选择，其中，当单端配置时使用单个输入端，或者对于差分配置使用两个输入端。操作模式可由例如被配置为接收控制信号、存储器位置的引脚，例如被配置为存储操作模式的寄存器或任何适当的指示器表示。当设计使用特定射频集成电路的装置时可确定待使用的操作模式，或者可通过使用射频集成电路的装置动态地确定待使用的操作模式。此外，当未使用低噪声放大器时，可以将两个输入端都断开。