[发明专利]半导体元件

说明书

技术领域

本发明涉及一种半导体元件。

背景技术

通常，半导体元件被分类为在单面具有电极的横向半导体元件、以及在双面具有电极的纵型半导体元件。纵型半导体元件在导通状态时漂移电流的流动方向与断开状态时由反向偏置电压导致的耗尽层的伸展方向相同。例如，在通常的平面栅极结构的n沟道纵型MOSFET（MOSFET：Metal Oxide Semiconductor Field Effect Transistor：MOS型电场效应晶体管）中，高电阻的n^-漂移层部分在导通状态时被用作使漂移电流流向纵向的区域。因此，如果缩短该n^-漂移层的电流通路，则由于漂移电阻降低，因此可以得到能够降低MOSFET的实际导通电阻的效果。

另一方面，就高电阻的n^-漂移层部分而言，在断开状态时耗尽而提高耐压。因此，如果n^-漂移层变薄，则由于从p基极区域与n^-漂移层之间的pn结扩展的漏极-基极之间耗尽层的扩展幅度变窄，快速达到硅的临界电场强度，因此会导致耐压降低。相反，在耐压较高的半导体元件中，由于n^-漂移层较厚，因此导通电阻变大，损失会增加。这样，在导通电阻和耐压之间存在权衡关系。

众所周知，该权衡关系在IGBT(绝缘栅型双极晶体管）或者双极晶体管或者二极管等半导体元件中也同样成立。另外，该权衡关系在导通状态时漂移电流的流动方向和断开状态时反向偏压导致的耗尽层的伸展方向不同的横向半导体元件中也同样成立。

作为由上述权衡关系导致的问题的解决方法，众所周知的是，使漂移层形成为将提高了杂质浓度的n型漂移区域和p型分隔区域交替地重复接合而构成的并列pn结构的超级结半导体元件（例如，参照下述专利文献l～3)。在这种结构的半导体元件中，即使并列pn结构的杂质浓度较高，在断开状态时，由于耗尽层从沿并列pn结构的纵向延伸的各个pn结朝横向扩展，耗尽整个漂移层，所以能够得到较高的耐压。

另一方面，如果是包含二极管的半导体装置或者如桥接电路那样利用了内置于MOSFET等的内置二极管的电路，在二极管的反向恢复过程中即使产生较高的di/dt也需要使元件不至于遭受破坏。作为这种问题的解决方法，有以下提案：通过使元件边缘部的并列pn结构的载流子寿命比元件活性部的并列pn结构的载流子寿命短，并降低从元件边缘部流向元件活性部的电流来提高抗击穿能力（例如，参照下述专利文献4～6）。在下述专利文献6中，虽然记载有关于集成二极管和MOSFET的方法，但却未记载在与MOSFET的耐压区域相对的漏极区域形成p型区域的方案。

以下，对如此应用了局部寿命技术的以往的超级结MOSFET的结构进行说明。图18为表示以往的纵型MOSFET的结构的截面图。图18为下述专利文献5的图12。如图18所示，在背面侧的漏极电极113导电接触的低电阻的n⁺漏极层101的上方，设置有第1并列pn结构的漏极·漂移部102。在漏极·漂移部102的表面层上，选择性地设置有成为元件活性部121的高杂质浓度的p基极区域103。

漏极·漂移部102大致相当于成为元件活性部121的多个阱的p基极区域103的正下方部分，其为以重复间距P101在衬底的沿面方向将向衬底的厚度方向取向的层状纵型的第一n型区域102a和向衬底的厚度方向取向的层状纵型的第一p型区域102b交替地重复接合而成的第一并列pn结构。在第一并列pn结构的衬底表面侧，设置有由p基极区域103、p⁺接触区域105、n⁺源极区域106、栅极绝缘膜107以及栅极电极层108构成的MOS栅极（由金属-氧化膜-半导体构成的绝缘栅极）结构、及源极电极110。符号109为层间绝缘膜。

漏极·漂移部102的四周为由第二并列pn结构构成的元件边缘部122。元件边缘部122通过与漏极·漂移部102的第一并列pn结构相连续并以重复间距P101在衬底的沿面方向将向衬底的厚度方向取向的层状纵型的第二n型区域112a和向衬底的厚度方向取向的层状纵型的第二p型区域112b交替地重复接合而成。第一并列pn结构和第二并列pn结构，其重复间距P101大致相同，而且杂质浓度也大致相同。