[发明专利]具阻隔结构的敷铜基板及其制造方法

说明书

技术领域

本发明是关于一种基板及其制造方法，特别是指一种具阻隔结构的敷铜基板及其制造方法。

背景技术

于半导体技术领域中，半导体芯片以芯片倒装形式(Flip-Chip)由多数以矩阵型态排列的导电金属焊块，如锡球或锡片电性连接到基板或印刷电路板上。当芯片以芯片倒装方式焊接到基板上时，基板表层布设有一阻焊层(Solder Mask)，该阻焊层下埋设多条导电线路，各导电线路终端对应于芯片锡块焊接的位置上形成有一外露出该阻焊层的焊垫(Solder Pads)，因此，该锡块与基板上各焊垫对应焊结后，芯片讯号可通过该锡块以及散布于基板表层并由贯孔贯穿基板中心树脂层的导电线路传送至基板底部，再与外部装置电性连接。

一般焊垫形式的基板1为如图1所示，为阻焊层定义(Solder Mask Defined,SMD)，该阻焊层2的开口3的尺寸小于形成在基板1的树脂层4上的焊垫5的尺寸，以令该焊垫5的周缘为该阻焊层2所覆盖。而芯片倒装封装技术(Flip-chip Technology)是预先在芯片6的作用表面的芯片焊垫7上形成复数个锡球8，再以作用表面朝下的方式将该芯片6回焊至基板1，而形成包含芯片焊垫7、锡球8及基板焊垫5的焊结接合，之后再以底部填胶或模压工艺充布一绝缘胶材至芯片6的底部间隙，以强化锡球8的焊接力；然而，当以前述的封装技术应用于高功率模块上，由于高电压电流的工作状态使其产生相当大的热能，此时芯片的散热性及稳定性即成为必须克服的重点。

如图2所示，业界为克服此问题，一种利用锡片9搭配回焊(Reflow)工艺的技术方案则被广为使用，但因为锡片9在回焊炉的过程中会由固态转换成液态，此时液态锡则可能会经由基板1表面而流向相邻的导电线路，以致引发相邻导电线路间的桥接短路，进而使芯片6损毁或功能失效，抑或者需花费更多的人力物力成本来进行修复。

综上所述，公知的基板1结构及封装技术仍具上述的缺失而有待改进。

发明内容

本发明的目的在于提供一种具阻隔结构的敷铜基板。

本发明的又一目的在于提供一种具阻隔结构的敷铜基板制造方法。

本发明可避免锡片在回焊炉中形成液态锡后，因接触其他讯号线而造成短路的问题。

为实现上述目的，本发明提供的具阻隔结构的敷铜基板，其包含有一承载区以及一阻隔区，该承载区可供一芯片电性连接之用，该阻隔区形成于该承载区的周围，以阻隔该芯片及该承载区。

其还包含有至少一导电片，该至少一导电片设于该芯片与该基板的承载区之间，以供该芯片电性连接于该基板。

本发明还提供另一种具阻隔结构的敷铜基板，其包含有复数个承载区以及复数个阻隔区，各该承载区可供各该芯片电性连接之用，各该阻隔区形成于各该承载区的周围，以阻隔各该芯片及各该承载区。

其还包含有复数个导电片，各该导电片固设于各该芯片与各该基板的承载区之间，以供各该芯片电性连接于该基板。

其中该基板的阻隔区为一凹槽。

其中该基板的阻隔区为一挡墙。

其中该基板为一陶瓷层以及形成于该陶瓷层上下表面的覆铜层所构成。

本发明提供的具阻隔结构的敷铜基板制造方法，其包含有下列步骤：提供一基板且分别定义出至少一承载区以及至少一形成于该至少一承载区周围的阻隔区；提供至少一芯片于该至少一承载区；以及提供一连接手段于该至少一芯片与该至少一承载区之间，以供电性连接之用。

其中定义该至少一阻隔区包括有提供一光罩(Mask)并经由一曝光显影工艺后，蚀刻(Etching)形成至少一凹槽的步骤。

其中定义该至少一阻隔区包括有提供一光罩(Mask)并以沉积(Deposition)或溅镀(Sputter)工艺形成至少一挡墙的步骤。

其中该基板包括于一陶瓷层的上下表面分别形成一覆铜层的步骤。

其中该连接手段是先提供至少一导电片于该至少一芯片与该至少一承载区之间，并经过一回焊(Reflow)工艺将该至少一芯片电性连接于该至少一承载区。

由此，本发明的敷铜基板可供该芯片平坦设置，且利于导热，以提升该芯片的工作效能，还可通过该阻隔区的技术特征来避免该锡片在回焊炉中形成液态锡后，因接触其他讯号线而造成短路的问题。

附图说明

图1为公知的基板及封装结构的剖面图。

图2为另一公知的基板及封装结构的剖面图。

图3为本发明第一较佳实施例所提供的具阻隔结构的敷铜基板的剖面图，主要显示阻隔区为凹槽的结构。