[发明专利]一种双端口存储器的读写控制电路

权利要求书

1.一种双端口存储器的读写控制电路，其包括：

可控延时模块，其将时钟信号进行不同的延时，输出两路延时信号；

字线产生模块，其根据所述可控延时模块输出的两路延时信号输出正常字线开启信号和延迟字线开启信号；

读写使能判断模块，其根据双端口存储器的两端口读写使能信号和读写地址进行读写冲突判断；

读写使能产生模块，其在所述读写冲突判断模块确定两端口存在写冲突时，将两端口的写使能信号转化为读使能信号；

字线选择模块，其在两端口分别向同一个地址进行读、写操作时，输出选择延时字线开启信号的字线选择信号；

多路选择器，其根据所述字线选择信号选择输出正常字线开启信号或延迟字线开启信号；

其中，所述正常字线开启信号使得双端口存储器进行正常操作，而所述延时字线开启信号使得双端口存储器进行延时写操作。

2.如权利要求1所述的控制电路，其中，所述可控延时模块包括：

两组不同延时链及两个选择器，每一组的延时链由两个并行的缓冲器数目不等的延时链组成；所述两组不同延时链中的一组延时链将时钟信号进行不同延时，并由第一选择器选择其中一种延时作为第一路延时信号，另一组延时链用于将第一路延时信号进行不同延时，并由第二选择器选择其中一种延时作为第二路延时信号。

3.如权利要求1所述的控制电路，其中，所述字线产生模块对所述两路延时信号中的第二路延时信号进行延时后与第一路延时信号相与输出延时字线开启信号，对所述第二路延时信号的反向信号和第一路延时信号相与后输出正常字线开启信号。

4.如权利要求1所述的控制电路，其中，所述读写冲突判断模块用于在两端口读写地址相同且读写使能信号均为写使能时，输出存在读写冲突的判断信号。

5.如权利要求1所述的控制电路，其中，所述读写冲突判断模块包括：

地址比较模块，用于比较双端口读写地址，并输出地址比较结果；

两个反相器，用于将两端口的读写使能信号进行反相后输出；

三输入与门，其接收地址比较结果和两个反相器的输出，其输出为读写冲突判断模块的输出。

6.如权利要求1所述的控制电路，其中，所述读写使能产生模块由两输入或门构成，其输入为两端口读写使能信号和读写冲突判断模块的输出，其输出为转换后的两端口读写使能信号。

7.如权利要求1所述的控制电路，其中，字线选择模块包括：

地址比较模块：用于比较两端口读写地址；

反相器，用于将相应端口转换后的读写使能信号进行反相；

两输入与门，其输入为地址比较模块的输出和反相器的输出，其输出为相应端口字线选择信号。