[发明专利]一种半导体器件及其制造方法有效

专利信息
申请号: 201410029928.2 申请日: 2014-01-22
公开(公告)号: CN104795491B 公开(公告)日: 2018-10-23
发明(设计)人: 伏广才;叶星 申请(专利权)人: 中芯国际集成电路制造(上海)有限公司
主分类号: H01L45/00 分类号: H01L45/00
代理公司: 北京市磐华律师事务所 11336 代理人: 董巍;高伟
地址: 201203 *** 国省代码: 上海;31
权利要求书: 查看更多 说明书: 查看更多
摘要:
搜索关键词: 一种 半导体器件 及其 制造 方法
【权利要求书】:

1.一种半导体器件的制造方法,包括:

提供半导体衬底,在所述半导体衬底上形成有层间介质层,在所述层间介质层中形成有金属电极;

在所述层间介质层上形成硬掩膜叠层结构,以覆盖所述层间介质层和所述金属电极,所述硬掩膜叠层结构包括自下而上层叠的缓冲层、第一硬掩膜层和第二硬掩膜层;

实施第一蚀刻依次蚀刻所述第二硬掩膜层和所述第一硬掩膜层,以在所述硬掩膜叠层结构中形成第一通孔;

在所述硬掩膜叠层结构上依次沉积第一侧墙材料层和第二侧墙材料层,以填充所述第一通孔,所述第一侧墙材料层的构成材料为钛和氮化钛的组合;

实施第二蚀刻以蚀刻所述第二侧墙材料层,在所述第一通孔的侧壁上形成外侧墙;

实施第三蚀刻以蚀刻所述第一侧墙材料层,在所述第一通孔的侧壁上以及底部的中间部分的两侧形成内侧墙;

以所述外侧墙和内侧墙为掩膜,实施第四蚀刻以蚀刻露出的所述缓冲层,直至露出所述金属电极,在所述硬掩膜叠层结构中形成用于填充底部电极材料的第二通孔。

2.根据权利要求1所述的方法,其特征在于,所述缓冲层、所述第一硬掩膜层和所述第二硬掩膜层的构成材料分别为采用等离子体增强化学气相沉积工艺形成的氧化物、氮氧化硅和氮化硅,所述缓冲层、所述第一硬掩膜层和所述第二硬掩膜层的厚度分别为1400-1600埃、250-350埃和1100-1300埃。

3.根据权利要求2所述的方法,其特征在于,所述缓冲层、所述第一硬掩膜层和所述第二硬掩膜层的厚度分别为1500埃、320埃和1200埃。

4.根据权利要求1所述的方法,其特征在于,所述第一蚀刻和所述第二蚀刻采用CF4、CHF3、Ar和O2作为基础蚀刻气体。

5.根据权利要求1所述的方法,其特征在于,所述第二侧墙材料层的构成材料为氮化硅,所述第一侧墙材料层和所述第二侧墙材料层的厚度分别为250-350埃和800-1000埃。

6.根据权利要求5所述的方法,其特征在于,所述第一侧墙材料层和所述第二侧墙材料层的厚度分别为300埃和900埃。

7.根据权利要求1所述的方法,其特征在于,所述第三蚀刻采用Cl2、BCl3和Ar作为基础蚀刻气体,所述第四蚀刻采用C4F8、CO、Ar和O2作为基础蚀刻气体,。

8.根据权利要求1所述的方法,其特征在于,通过所述外侧墙和所述内侧墙的组合来定义所述第二通孔的图案。

9.根据权利要求1所述的方法,其特征在于,所述半导体器件为相变存储器,所述金属电极的下端连通形成于所述半导体衬底上的电子元件,所述金属电极的上端连通所述底部电极的下端。

10.一种采用如权利要求1-9中的任一方法形成的半导体器件,其特征在于,所述半导体器件具有用于填充底部电极材料的通孔。

下载完整专利技术内容需要扣除积分,VIP会员可以免费下载。

该专利技术资料仅供研究查看技术是否侵权等信息,商用须获得专利权人授权。该专利全部权利属于中芯国际集成电路制造(上海)有限公司,未经中芯国际集成电路制造(上海)有限公司许可,擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作,请联系【客服

本文链接:http://www.vipzhuanli.com/pat/books/201410029928.2/1.html,转载请声明来源钻瓜专利网。

×

专利文献下载

说明:

1、专利原文基于中国国家知识产权局专利说明书;

2、支持发明专利 、实用新型专利、外观设计专利(升级中);

3、专利数据每周两次同步更新,支持Adobe PDF格式;

4、内容包括专利技术的结构示意图流程工艺图技术构造图

5、已全新升级为极速版,下载速度显著提升!欢迎使用!

请您登陆后,进行下载,点击【登陆】 【注册】

关于我们 寻求报道 投稿须知 广告合作 版权声明 网站地图 友情链接 企业标识 联系我们

钻瓜专利网在线咨询

周一至周五 9:00-18:00

咨询在线客服咨询在线客服
tel code back_top