[发明专利]一种高性能门控游标型时间数字转换器

权利要求书

1.一种高性能门控游标型时间数字转换器，其特征在于：包括相频检测器、模式判决器、量化单元、多相计数器、环路锁定加速单元和评估逻辑电路；其中：

相频检测器，用于检测两路输入信号的上升沿并比较它们的频率；

模式判决器，根据输入信号的幅度自动选择量化模式；

量化单元，包括一位自选择逐次逼近结构和游标门控环形振荡器，游标门控环形振荡器包括一个相位比较器阵列、一个快速门控环形振荡器和一个慢速门控环形振荡器；输入信号通过量化单元的一位自选择逐次逼近结构实现第一级量化，一位DSSA输出EN_S和EN_F信号，作为两个门控环形振荡器即快速门控环形振荡器和慢速门控环形振荡器的振荡使能信号；游标门控环形振荡器根据时延单元的延时值或延时差值对输入信号进行第二级量化；

多相计数器，用来读取游标门控环形振荡器的量化结果；

环路锁定加速单元，用于记录出现在TDC复位过程中的输入信号上升沿的数目和类别。

评估逻辑电路，用于对多相计数器输出进行加和操作，其将两级量化结果合并，并根据相频检测器输出的频率比较结果对TDC的输出进行原补码的变换，最后再根据环路锁定加速单元的记录结果对TDC输出进行校准。

2.根据权利要求1所述的高性能门控游标型时间数字转换器，其特征在于：所述模式判决器由一位delay-line TDC和两位状态机组成；所述一位delay-line TDC的输入端接模式判决器的两路输入信号，输出端接两位状态机的第一输入端；两位状态机的第二输入端接参考时钟，两位状态机的输出端即为模式判决器的输出端。

3.根据权利要求1所述的高性能门控游标型时间数字转换器，其特征在于：所述量化单元由mode的逻辑值决定量化时是粗量化或者细量化。

4.根据权利要求1所述的高性能门控游标型时间数字转换器，其特征在于：游标门控环形振荡器中的相位比较器阵列由两个单脉冲发生电路、一个SR锁存器和两个二输入与门和两个反相器组成；所述单脉冲发生电路分为第一单脉冲发生电路和第二单脉冲发生电路；其中：所述第一单脉冲发生电路的输入端接相位比较器的第一输入信号，输出端接SR锁存器的输入端S和第一反相器的输入端；所述第二单脉冲发生电路的输入端接相位比较器的第二输入信号，输出端接SR锁存器的输入端R和第二反相器的输入端；所述第一二输入与门电路的第一输入端接第一反相器的输出端，第二输入端接锁存器的输出端Q；所述第二二输入与门电路的第一输入端接第二反相器的输出端，第二输入端接SR锁存器的输出端QB；第一二输入与门的输出端即为相位比较器的输出端。

5.根据权利要求1所述的高性能门控游标型时间数字转换器，其特征在于：多相计数器由带异步复位功能的TSPC寄存器构成。

6.根据权利要求5所述的高性能门控游标型时间数字转换器，其特征在于：所述带异步复位功能的TSPC寄存器通过在TSPC正沿触发寄存器结构中加入一个上拉PMOS晶体管和一个下拉NMOS晶体管获得；其包括第一PMOS晶体管、第二PMOS晶体管、上拉PMOS晶体管和下拉NMOS晶体管；所述TSPC正沿触发寄存器结构中从左至右栅极接时钟信号的晶体管分别为第一PMOS晶体管和第二PMOS晶体管；所述上拉PMOS晶体管的源极和衬底接电源，栅极接复位信号，漏极接第二PMOS晶体管的源极；所述下拉NMOS晶体管的源极和衬底接地，栅极接复位信号，漏极接第二PMOS晶体管的漏极。

7.根据权利要求1所述的高性能门控游标型时间数字转换器，其特征在于：环路锁定加速单元由两个门控时钟电路和两个三位二进制加法计数器组成；所述门控时钟分别为第一门控时钟电路和第二门控时钟电路；所述两个三位二进制加法计数器分别为第一计数器和第二计数器；其中：

所述第一门控时钟电路中，其第一输入端接单元第一路输入信号，第二输入端接TDC复位信号，第三、四、五输入端分别接第一计数器的输出端；所述第二门控时钟电路中，其第一输入端接单元第二路输入信号，第二输入端接TDC复位信号，第三、四、五输入端分别接第二计数器的输出端；第一、二计数器的时钟输入端分别接第一、二门控时钟电路的输出端；两个计数器的输出端即为单元输出端。