[发明专利]二极管、ESD保护电路及其制造方法

说明书

本发明提供了一种二极管、ESD保护电路、制造二极管的方法以及同时制造二极管和PLDMOS晶体管的方法。所述方法如下。在N型外延层的第一上部中形成N型阱区域。在N型外延层的第二上部中形成P型漂移区域。在N型阱区域中形成N型掺杂区域。在P型漂移区域中形成P型掺杂区域。在P型漂移区域中形成隔离结构。隔离结构设置在N型阱区域和P型掺杂区域之间。在N型外延层的一部分上形成第一电极。N型外延层的所述一部分设置在N型阱区域和P型漂移区域之间。第一电极与隔离结构的一部分叠置。形成连接结构以电结合N型掺杂区域和第一电极。

本申请要求于2013年1月25日在韩国知识产权局提交的第10-2013-0008397号韩国专利申请的优先权，该申请的公开通过引用被全部包含于此。

技术领域

本发明构思涉及一种二极管、一种包括该二极管的静电放电（ESD）保护电路及一种制造该二极管的方法。

背景技术

横向扩散金属氧化物半导体（LDMOS）晶体管具有快速切换响应和高输入阻抗，因此LDMOS晶体管被广泛用在功率器件应用中。当栅极和漏极之间的电位差是大约几十V时，确定LDMOS晶体管的栅氧化物的厚度使得栅极和源极之间的电位差变为大约5V。因此，利用LDMOS晶体管的栅氧化物的MOS电容器没有直接结合在其栅极施加有高电压的LDMOS晶体管的栅极和漏极之间。

发明内容

根据本发明构思的示例性实施例，一种二极管包括N型阱区域、P型漂移区域、阴极电极、阳极电极以及隔离结构。N型阱区域设置在N型外延层中。P型漂移区域设置在N型外延层中并且与N型阱区域分隔开。阴极电极包括第一电极和与第一电极电结合的N型掺杂区域。N型阱区域仅包括N型掺杂区域并且不包括P型掺杂区域。第一电极设置在N型外延层上。阳极电极包括P型掺杂区域。P型掺杂区域设置在P型漂移区域中。隔离结构设置在P型漂移区域中并设置在N型阱区域和P型掺杂区域之间。阴极电极的第一电极与隔离结构的一部分叠置。第一电极对应于P型LDMOS晶体管的栅极。二极管的N型阱区域、P型漂移区域、P型掺杂区域和隔离结构分别对应于P型LDMOS晶体管的N型阱区域、P型漂移区域、漏极区域以及隔离结构。

根据本发明构思的示例性实施例，一种静电放电（ESD）保护电路包括N型横向扩散金属氧化物半导体（LDMOS）晶体管、二极管和电阻器。N型LDMOS晶体管包括栅极、源电极和漏电极。源电极结合到施加有第一电压的第一焊盘。漏电极结合到施加有高于第一电压的第二电压的第二焊盘。二极管包括N型阱区域、P型漂移区域、阴极电极、阳极电极以及隔离结构。阴极电极结合到第二焊盘。阳极电极结合到N型LDMOS晶体管的栅极。电阻器包括结合到N型LDMOS晶体管的栅极的第一端子以及结合到第一焊盘的第二端子。

根据本发明构思的示例性实施例，提供一种制造二极管的方法，所述方法如下。在N型外延层的第一上部中形成N型阱区域。在N型外延层的第二上部中形成P型漂移区域。在N型阱区域中形成N型掺杂区域。在P型漂移区域中形成P型掺杂区域。在P型漂移区域中形成隔离结构。隔离结构设置在P型掺杂区域和N型阱区域之间。在N型外延层的一部分上形成第一电极。N型外延层的所述一部分设置在N型阱区域和P型漂移区域之间。第一电极与隔离结构的一部分叠置。形成电结合N型掺杂区域和第一电极的连接结构。