[发明专利]混合DRAM存储器及降低该DRAM存储器刷新时功耗的方法

权利要求书

1.一种混合DRAM存储器，其特征在于，包括DRAM主存储器、非易失性存储器和逻辑检测模块；

所述DRAM主存储器与所述逻辑检测模块双向通信连接，所述DRAM主存储器和所述非易失性存储器双向通信连接，所述逻辑检测模块与所述非易失性存储器双向通信连接；

其中，所述逻辑检测模块检测所述DRAM主存储器的工作状态，根据其获取的工作状态数据于所述DRAM主存储器中设置尾端存储单元和主存储单元，并将所述非易失性存储器与所述DRAM主存储器进行结合，根据所获取的所述DRAM主存储器的工作状态数据来决定是否利用所述逻辑检测模块控制所述非易失性存储器替代所述尾端存储单元进行读取和存储数据操作，同时根据该工作状态数据设定所述DRAM主存储器的刷新周期，且所述逻辑检测模块根据设定的刷新周期控制所述DRAM主存储器与所述非易失性存储器之间的数据传递。

2.如权利要求1所述的混合DRAM存储器，其特征在于，所述DRAM主存储器内设置有若干个存储单元，并预设有一间隔时间；

所述逻辑检测模块每隔一所述间隔时间即对每个所述存储单元保持数据的时间进行检测，并根据其检测到的所述存储单元保持数据的时间将所述存储单元划分为所述尾端存储单元和所述主存储单元。

3.如权利要求1所述的混合DRAM存储器，其特征在于，所述DRAM主存储器的刷新周期包括第一刷新时间和第二刷新时间。

4.如权利要求3所述的混合DRAM存储器，其特征在于，所述第一刷新时间大于第二刷新时间，且该第一刷新时间不大于主存储单元保持数据的时间。

5.如权利要求1所述的混合DRAM存储器，其特征在于，所述逻辑检测模块实时检测所述DRAM主存储器的存取频率和刷新频率，并根据其检测到的存取频率和刷新频率来判断所述DRAM主存储器的工作状态。

6.如权利要求5所述的混合DRAM存储器，其特征在于，所述DRAM主存储器的工作状态包括繁忙状态和空闲状态；

当所述存取频率大于或等于所述刷新频率，所述DRAM主存储器处于繁忙状态；

当所述存取频率小于所述刷新频率，所述DRAM主存储器处于空闲状态。

7.如权利要求6所述的混合DRAM存储器，其特征在于，当所述DRAM主存储器的工作状态为空闲状态时，所述逻辑检测模块控制所述非易失性存储器替代所述尾端存储单元进行读取和存储数据操作，且所述逻辑检测模块设定所述DRAM主存储器的刷新周期为第一刷新时间；

当DRAM主存储器的工作状态从空闲状态转换为繁忙状态时，所述逻辑检测模块控制所述非易失性存储器将数据传输回所述DRAM主存储器，所述逻辑检测模块设定所述DRAM主存储器的刷新周期为第二刷新时间。

8.一种降低混合DRAM存储器刷新时功耗的方法，其特征在于，应用于上述权利要求1～7中任意一项所述混合DRAM存储器，该存储器包括DRAM主存储器、非易失性存储器和逻辑检测模块，所述DRAM主存储器包括尾端存储单元和主存储单元，所述方法包括：

根据所述逻辑检测模块所获取的所述DRAM主存储器的工作状态数据确定所述DRAM主存储器中的尾端存储单元和主存储单元，并将所述非易失性存储器与所述DRAM主存储器进行结合，根据所述工作状态数据来决定是否利用所述逻辑检测模块控制所述非易失性存储器替代所述尾端存储单元进行读取和存储数据操作，同时根据该工作状态数据设定所述DRAM主存储器的刷新周期；

当所述DRAM主存储器的工作状态为空闲状态时，所述逻辑检测模块控制所述非易失性存储器替代所述尾端存储单元进行读取和存储数据操作，且所述逻辑检测模块设定所述DRAM主存储器的刷新周期为第一刷新时间；

当DRAM主存储器的工作状态从空闲状态转换为繁忙状态时，所述逻辑检测模块控制所述非易失性存储器将数据传输回所述DRAM主存储器，所述逻辑检测模块设定所述DRAM主存储器的刷新周期为第二刷新时间。

9.如权利要求8所述的降低混合DRAM存储器刷新时功耗的方法，其特征在于，存储器内设置有若干个存储单元，并预设有一间隔时间；

所述逻辑检测模块每隔一所述间隔时间即对每个所述存储单元保持数据的时间进行检测，并根据其检测到的所述存储单元保持数据的时间将所述存储单元划分为所述尾端存储单元和所述主存储单元。