[发明专利]混合DRAM存储器及降低该DRAM存储器刷新时功耗的方法

说明书

技术领域

本发明涉及半导体器件和集成电路技术领域，具体涉及一种混合DRAM存储器及降低该DRAM存储器刷新时功耗的方法。

背景技术

过去几十年，动态随机存储器（DRAM）的成本随着摩尔定律不断降低。但随着特征尺寸越来越小，芯片对功耗的要求也越来越高，由于DRAM存储电容漏电，因此必须每隔一段时间就刷新一次，并加大刷新的功耗，如图1所示，容量较小的DRAM刷新功耗会较低，只占较少一部分功耗，但随着DRAM容量变大，刷新功耗显著升高，这是因为特征尺寸缩小，DRAM其他部分功耗变化不明显，但是对电容影响非常大，因此刷新功耗显著提高；因此如何降低DRAM的刷新功耗是亟待解决的问题。

近些年来，一些新型的DRAM结构或者存储材料被提出以解决当前DRAM技术的缺陷。IBM公司主张用非易失性存储器相变存储器（PCM）与DRAM结合形成一种混合存储器。虽然PCM是非易失性存储器，且功耗非常低，但由于PCM写入时间与所写数据有关，因此PCM的存取速度不及DRAM，并且PCM具有写入次数的限制。为了结合二者的各自优势，一种解决办法的主要结构，图2为一种利用非易失性存储器与DRAM结合形成混合存储器的结构示意图；如图2所示，其中（1）为处理器，混合存储器包括DRAM缓存，（3）PCM主存储器以及（4）PCM写时序模块。图中可以看出，DRAM只作为高速缓存器，缓存最近使用的信息，只有在需要时才将数据存储到PCM中。由于DRAM只是作为缓存，容量不需要很大，PCM作为主存储介质在存储数据时无需定时刷新，因此这种结构能够大大降低数据存储的功耗，但是由于PCM存储与读取速度较慢，因此这种结构在整体性能上明显下降。图3为另一种利用非易失性存储器与DRAM结合形成混合存储器的结构示意图；如图3所示，其中（1）为处理器，混合存储器包括DRAM主存储器，非易失性存储器以及（6）备用电池。在正常使用时DRAM仍是主要存储介质，一旦掉电，备用大电池就会迅速将DRAM中的数据存储到非易失性存储器中。再一次上电时，数据会自动从非易失性存储器中恢复到DRAM中。这种结构虽然解决了DRAM易失性问题，但是依然没有降低DRAM定期刷新数据时产生的功耗，并且成本也大大提高。

美光（Micron）提出了一种混合存储立方结构（HMC，Hybrid Memory Cube），它基于一种硅通孔（TSV，Through-Silicon Vias）连接的三维技术。图4为传统DRAM中层与层之间的平面结构示意图；如图4所示，DRAM层与层之间是平面结构，层与层之间通过PAD连接，占用大量资源。若处理器想访问DRAM层9的数据，就必须经过其他DRAM层，例如经过DRAM层2，DRAM层5，DRAM层8才能到达DRAM9，浪费大量时间和功耗。HMC结构如图5所示，DRAM层与层之间呈立体结构，并且通过硅通孔（TSV）连接，无需PAD，节省了大量面积，并且大大缩短了访问时间，例如访问DRAM层4时，无需经过其他DRAM层，直接通过TSV即可访问，显著降低了功耗，器件的性能得到大大提高。但是这种结构对工艺要求非常高，成本增加，并且DRAM仍然需要定时刷新，刷新功耗仍没有降低。

中国专利（公开号：CN101216751B）公开了一种基于分布存储结构的具有数据处理能力的DRAM装置，包括：存储器装置接口、控制接口、处理单元、DRAM存储体、通信网络、DRAM存储体控制器、DMA控制器，存储器装置接口用来和外部存储器总线交互数据，同时与装置内的DRAM存储控制器及DMA控制器连接，DMA控制器、处理单元与DRAM存储体控制器通过通信网络连接，内部DRAM存储体控制器同时还连接内部DRAM存储器。该发明的优点在于不对数据处理系统中其它硬件进行改动，可以作为普通存储器使用，也可以利用程序控制具有数据处理能力的存储装置的数据处理单元，对装置内部的数据加速处理，起到显著提高整个数据处理系统性能的效果。