[发明专利]嵌埋有晶片的封装结构的制法

说明书

技术领域

本发明提供一种封装结构的制法，尤指一种嵌埋有晶片的封装结构的制法。

背景技术

由于行动运算装置的普及，越来越多的电子装置都需要讲求轻薄短小，尤其是扮演核心角色的半导体元件与其封装结构，更是不断追求更小更轻薄的设计，因此，嵌埋有晶片的封装结构也从而发展出来。

请参照图1A至图1H，其为现有的嵌埋有晶片的封装结构的制法的剖视图，其中，该封装结构的制法的各步骤将参照各图而于以下详细说明。

请参照图1A，首先，提供一承载板10，其上具有图案化导电层11，图案化导电层11包括第一导电膜111及第二导电膜112，而承载板10及图案化导电层11上形成有第一阻层12，其中，第一阻层12具有第一阻层开孔12a，以露出第一导电膜111。

请参照图1B及图1C，其次，在第一阻层开孔12a内的第一导电膜111上以电镀方式形成电性连接垫13，并随后去除第一阻层12。

请参照图1D，在承载板10、图案化导电层11及电性连接垫13上形成第二阻层14，其中，第二阻层14具有第二阻层开口14a，以露出第二导电膜112。

请参照图1E及图1F，之后，在第二阻层开口14a内的第二导电膜112上以电镀方式形成导电通孔15，并去除第二阻层14，此时，若第二阻层14并未完全清除干净，则容易在电性连接垫13上残留第二阻层14。

请参照图1G，而后，在电性连接垫13上以覆晶方式接置晶片16，详细而言，晶片16藉由其表面上的凸块(bump)161上的焊料162而使用回焊方式将焊料162电性连接电性连接垫13，从而使晶片16电性连接至电性连接垫13。然而，若是电性连接垫13上残留有第二阻层14，则焊料162与电性连接垫13之间的焊接将会产生不沾锡(non-wetting)的问题，从而发生冷焊、空焊或假焊的状况，并导致晶片16的电性连接失效或信赖性测试(如热循环测试及高温储存测试)不佳的良率下降问题。

请参照图1H，最后，于承载板10上形成覆盖图案化导电层11、电性连接垫13、导电通孔15、凸块161、焊料162及晶片16的介电层17，其中，介电层17具有开口17a以露出导电通孔15，并且在介电层17形成后移除承载板10。

因此，如何克服现有的嵌埋有晶片的封装结构的制法中因电性连接垫上的阻层材料未完全清除干净所导致的不沾锡问题，从而避免晶片的电性连接失效或信赖性测试不佳的良率下降问题，实为本领域技术人员的一大课题。

发明内容

有鉴于上述现有技术的缺失，本发明提供一种嵌埋有晶片的封装结构的制法，能提高晶片的电性连接或信赖性测试的良率。

本发明的嵌埋有晶片的封装结构的制法包括：准备一其上形成有第一线路层的承载板，该第一线路层具有多个第一电性连接垫及第二电性连接垫；以覆晶方式接置至少一晶片于该第一电性连接垫上；将介电层形成在该承载板上以包覆该晶片及该第一线路层，并令该介电层具有连接该承载板的第一表面与其相对的第二表面；将贯穿该介电层且连接该第二电性连接垫的多个导电通孔形成；将电性连接该导电通孔的第二线路层形成在该介电层的第二表面上；以及移除该承载板。

本发明另提供一种嵌埋有晶片的封装结构的制法，包括：准备一其上形成有第一线路层的承载板，该第一线路层具有多个第一电性连接垫及第二电性连接垫；以覆晶方式接置至少一晶片于该第一电性连接垫上；在该承载板上形成覆盖该晶片及该第一线路层的介电层，令该介电层具有连接该承载板的第一表面与其相对的第二表面；形成贯穿该介电层且对应露出该第二电性连接垫的多个通孔并于该第二表面上形成具有多个图案化阻层开口的图案化阻层，以令该通孔外露于该图案化阻层开口；一体形成导电通孔及第二线路层，其中，该导电通孔形成在该通孔中且连接该第二电性连接垫，而该第二线路层形成在该图案化阻层开口中且电性连接该导电通孔；以及移除该承载板及该图案化阻层。

本发明的嵌埋有晶片的封装结构的制法可藉由先在承载板上形成电性连接垫并随后直接在电性连接垫上接置晶片，从而避免现有技术中先在电性连接垫上形成阻层后再将阻层移除所造成的电性连接垫上残留有阻层的情况，从而防止晶片与电性连接垫焊接时所产生的不沾锡问题，以提高晶片的电性连接及信赖性测试的良率。

附图说明

图1A至图1H为现有技术的嵌埋有晶片的封装结构的制法的剖视图。

图2A至图2J为本发明的嵌埋有晶片的封装结构的制法的剖视图，图2J’为图2J的另一实施例，图2F”及图2G”分别为图2F及图2G的另一实施例。