[发明专利]一种新型结构的遂穿场效应晶体管及其制备方法

说明书

技术领域

本发明涉及半导体技术领域，尤其涉及一种新型结构的遂穿场效应晶体管及其制备方法。

背景技术

为了不断提高超大规模集成电路的性能，CMOS(Complementary Metal Oxide Semiconductor，互补金属氧化物半导体)器件的特征尺寸在不断缩小。然而，当器件尺寸缩小到深亚微米时，亚阈值特性等SCE(Short-channel Effect，短沟道效应)越来越明显，已经成为限制器件尺寸缩小的主要瓶颈。针对上述问题，除了可以采用新结构和新材料来抑制MOSFET(Metal Oxide Semiconductor Field Effect Transistor，金属氧化物半导体场效应晶体管)的SCE以外，还可以通过改变MOSFET的工作机制以缩小SCE的影响，例如TFET(Tunnel Field Effect Transistor，遂穿场效应晶体管)。由于TFET的源端载流子注入是基于遂穿机制，可以获得更小的SS(Subthreshold Swing，亚阈值摆幅)，从而可满足低功耗应用。另外，正是由于源端载流子注入方式的改变，TFET可以表现出更好的短沟道效应抑制能力，有利于提高器件的集成度，降低生产成本。

现有技术中，一方面，如图1所示，通过在源极10和栅介质层40之间加入部分遂穿区60，从而增大遂穿面积，以提高遂穿电流；但该结构TFET的遂穿面积存在限制，若要增大遂穿面积则会导致集成面积的增大或晶体管SS值的增加。另一方面，如图2所示，通过外延层和多栅结构的控制合成新的电场，从而增加电子遂穿的几率，以提高遂穿电流；该结构TFET的遂穿几率虽然有所增加，但遂穿面积不大，若要增大遂穿面积则会导致集成面积的增大或晶体管SS值的增加。

发明内容

本发明的实施例提供一种新型结构的遂穿场效应晶体管及其制备方法，可增大遂穿面积并提高遂穿几率，从而提高晶体管的导通电流，获得陡峭的亚阈值斜率。

为达到上述目的，本发明的实施例采用如下技术方案：

第一方面，提供一种新型结构的遂穿场效应晶体管，包括分别位于有源区两侧的源极和漏极、栅介质层以及位于所述栅介质层背离所述源极一侧的栅极，还包括设置在所述栅介质层和所述源极之间且与所述栅介质层和所述源极均接触的遂穿区；所述源极至少包括呈“L”形垂直连接的第一区域和第二区域；所述遂穿区至少与所述第一区域和所述第二区域接触；所述栅介质层至少与所述遂穿区接触。

在第一方面的第一种可能的实现方式中，所述遂穿区的两端与所述源极的两端齐平。

结合第一方面的第一种可能的实现方式，在第二种可能的实现方式中，所述源极包括所述第一区域和所述第二区域，且所述第二区域与所述有源区接触；沿垂直于所述源极向所述漏极的方向，所述有源区的厚度等于所述第二区域和与所述第二区域接触的所述遂穿区的厚度之和。

结合第一方面的第二种可能的实现方式，在第三种可能的实现方式中，所述漏极的厚度大于等于所述有源区的厚度。

结合第一方面的第一种可能的实现方式，在第四种可能的实现方式中，所述源极还包括与所述第二区域呈“L”形垂直连接且与所述第一区域同侧设置的第三区域；其中，所述有源区位于所述漏极和所述第三区域之间，且所述栅介质层还与所述有源区和所述漏极接触。

结合第一方面的第四种可能的实现方式，在第五种可能的实现方式中，沿垂直于所述源极向所述漏极的方向，所述有源区的厚度等于所述第三区域和与所述第三区域接触的所述遂穿区的厚度之和。

结合第一方面的前五种可能的实现方式，在第六种可能的实现方式中，所述遂穿区的厚度小于10nm。

在第一方面的第七种可能的实现方式中，所述遂穿场效应晶体管为N型遂穿场效应晶体管；其中，所述源极进行P型离子重掺杂，所述漏极进行N型离子重掺杂，所述遂穿区进行N型离子重掺杂或轻掺杂、或不进行离子掺杂；或者，所述遂穿场效应晶体管为P型遂穿场效应晶体管；其中，所述源极进行N型离子重掺杂，所述漏极进行P型离子重掺杂，所述遂穿区进行P型离子重掺杂或轻掺杂、或不进行离子掺杂。

结合第一方面的第七种可能的实现方式，在第八种可能的实现方式中，所述遂穿区的不同区域的离子掺杂浓度相同或不完全相同；其中，在所述遂穿区的不同区域的离子掺杂浓度相同的情况下，所述遂穿区的离子掺杂浓度为轻掺杂、或重掺杂、或无掺杂；在所述遂穿区的不同区域的离子掺杂浓度不完全相同的情况下，所述不同区域的离子掺杂浓度为轻掺杂、重掺杂、无掺杂中的至少两种。